SóProvas


ID
1216954
Banca
CESPE / CEBRASPE
Órgão
TJ-SE
Ano
2014
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Julgue os itens a seguir, relativos à organização dos computadores modernos.

Em uma arquitetura computacional, o tamanho da instrução, em bits, influencia diretamente o desenvolvimento da implementação e a organização dos bancos registradores

Alternativas
Comentários
  • Alguém pode me explicar melhor essa questão ou encaminhar um link sobre o assunto?

  • Também fiquei em dúvida nessa...

  • Colegas, eu acertaria essa questão, mas não sei se o meu raciocínio está certo. Se estiver errado, por favor me desculpem e me corrijam, mas o que pensei foi: Na arquitetura RISC, entre as várias características temos que suas instruções são simples e tem muitos registradores, enquanto na CISC é justamente o contrário, então se alterarmos a tamanho da instrução (de simples para complexa) estaríamos mudando a arquitetura e por consequência influência diretamente na organização dos bancos registradores.

    Se falei besteira foi mal pessoal, bons estudos.

  • Pensem assim:  Se a instrução tiver 64 bits, pelo menos o  Registrador de Instrução, que deve armazenar a instrução corrente, deverá ter 64 bits. 

  • Gustavo Castro. Seu raciocínio foi legal. Penso assim: As arquiteturas atuais são híbridas, características RISC e CISC, assim, alterar o tamanho de uma instrução, em bits, não estaríamos alterando a arquitetura em si. Talvez nos primordios, quando tudo era muito distinto, que quando você mudava uma determinada caracteristica acava fazendo com que um RISC passasse a ser CISC... Quando a gente começa a estudar a fundo um assunto, começa a ver pegadinha onde não existe! : )

  • A quantidade de bits em uma instrução é um dos fatores mais determinantes no projeto de arquitetura de computadores. Uma instrução com mais bits poderá endereçar mais registradores por exemplo.

  • GABARITO: CERTO

    A depender do tamanho das instruções e das operações a serem realizadas, os registradores serão organizados e implementados de modo a otimizar a performance da CPU.

    Prof Victor Dalton - Estratégia Concursos