- ID
- 4169935
- Banca
- VUNESP
- Órgão
- IPSMI
- Ano
- 2016
- Provas
- Disciplina
- Arquitetura de Computadores
- Assuntos
Um processador presente na arquitetura de determinado
computador apresenta a seguinte instrução:
ADD R1,R2
Essa instrução soma os conteúdos dos registradores R1
e R2, armazenando o resultado em R1. Dessa forma,
caso os valores de R1 e R2 sejam, inicialmente, na notação hexadecimal, 26h e AAh, respectivamente, o resultado em R1 será: