SóProvas


ID
5287498
Banca
UFMG
Órgão
UFMG
Ano
2016
Provas
Disciplina
Eletrônica
Assuntos

Analise o trecho de código VHDL.

variable A,B,C,D: bit_vector(3 downto 0);
variable E,F,G: bit_vector(1 downto 0);
variable H,I,J,K: bit;


Para a declaração de variáveis feita, é INCORRETA a sentença:

Alternativas