-
No RISC as instruções não deveriam, em alguns casos, consumir mais ciclos de pelo fato de não resolverem instruções complexas facilmente, necessitando de mais ciclos, ao contrário da arquitetura CISC que possui instruções complexas ganhando desempenho nesses casos. Estou errado?
-
Em arquiteturas RISC o trabalho do núcleo se resume a operações matemáticas bem básicas. O código compilado para este tipo de arquitetura deve ser o mais eficiente possível e o mais complexo possível, chegando a níveis muito baixos de programação. Ou seja, o trabalho do(s) processador(es) não envolve microcódigo, como em CISC, e toda a informação necessária fica armazenada nos registradores (há um uso efetivo de memória muito maior).
-
Instruções de referência à memória gastam mais do que um ciclo da via de dados (ciclo de máquina). A arquitetua RISC só incluem as instruções de referência à memória LOAD e STORE. Enquanto que a na arquitetura CISC existem várias instruções para acesso à memória, isto é, qualquer Instrução pode referenciar a memória.
-
Principais características das arquiteturas:
RISC
Conjunto único de registradores Múltiplos conjuntos de registradores
A complexidade está no compilador
Poucas instruções e modos
Instruções executadas pelo hardware
Apenas LOADs/STOREs referenciam a memória
Instruções simples levando 1 ciclo
Alta superposição baseado em pipeline
CISC
A complexidade está no microprograma
Muitas instruções e modos
Instruções de vários formatos Instruções com formato fixo
Instruções executadas pelo microprograma
Qualquer Instrução pode referenciar a memória
Instruções complexas levando múltiplos ciclos
Baixa supeposição ou sem pipeline
-
Desmembrando as alternativas:
a) há poucos registradores. ERRADO. Há vários registradores, para diminuir o acesso à memoria para minimizar a ocorrência de gargalo no barramento que é compartilhado, nesta arquitetura.
b) há pouco uso da técnica pipelining. ERRADO. A técnica é bastante explorada pela arquitetura RISC, diferentemente da CISC.
c) as instruções possuem diversos formatos. ERRADO. Os formatos são fixos facilitando a execução de cada instrução por ciclo de clock.
d) as instruções são realizadas por microcódigo. ERRADO. Microcódigo, microprogramação, são oriundas da arquitetura CISC.
e) as instruções utilizam poucos ciclos de máquina. CORRETO.
-
RISC - Reduced Instruction Set Computer
- Acesso à memória somente via load e store. Operando em registradores
- Grande número de registros de propósito geral e poucos registros de propósito específico
- Admite frequências mais altas
- Uso intenso de pipeline
- Executa, em média, uma instrução por ciclo
- Menor ciclo de clock
Fonte: Itinerante