SóProvas



Questões de Arquitetura de processadores: RISC, CISC, WISC e Microprocessadores.


ID
8293
Banca
ESAF
Órgão
Receita Federal
Ano
2005
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Com relação à arquitetura de computadores é correto afirmar que


Alternativas
Comentários
  • A) C
    B) E, BIOS reconhece apenas o hardware e não gerencia todo o funcionamento da placa mãe
    C) E, chipset não é programa
    D) E, memórias ROM não armazenam dados de escrita (apenas leitura). Registrados permitem leitura e escrita.
  • a) Certa
    b) Errada. Esta função é do Chipset.
    c) Errada. Usando-se k bytes.
    d) Errada. Esta função é da BIOS.
    e) Errada. Os regisrtadores não armazenam os dados (bits) de modo permanente. Na maioria dos computadores modernos, quando da execução das instruções de um programa, os dados são movidos da memória principal para os registradores. Então, as instruções que utilizam estes dados são executadas pelo processador e, finalmente, os dados são movidos de volta para a memória principal.

ID
81541
Banca
FCC
Órgão
TRE-AM
Ano
2010
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Numa máquina estruturada multinível, é o nível essencial para as máquinas CISC (Complex Instruction Set Computer), mas que inexiste nas máquinas RISC (Reduced Instruction Set Computer). Trata-se do nível

Alternativas
Comentários
  • "Os processadores baseados na computação de conjunto de instruções reduzido não tem micro-programação, as instruções são executadas diretamente pelo hardware."Fonte: http://pt.wikipedia.org/wiki/RISCc)
  • Todos os microprocessadores tem microprogramação. Os RISCs antigos possuiam um circuito combinacional simples, os mais novos não são mais assim. Questão passível de revisão
  • Máquina Multinível: É um computador que possuimáquinas virtuais dispostas em camadas ou níveis, umassobre as outras. Cada linguagem utiliza a sua predecessoracomo base.
  • QUASE TUDO QUE VOCÊ DEVE SABER SOBRE RISC.

    - Ausência de Microprogramação, instruções mais simples, porém que sejam executadas em um único ciclo de clock.
    - Apenas as instruções LOAD e STORE acessam a memória.
    - Muitos registradores para armazenar os resultados intermediários das instruções
    -  A construção de compiladores mais complexos, pois estes compiladores precisarão converter uma linguagem complexa orientada a problemas em uma linguagem de máquina que dispõe de instruções muito simples.
  • Resposta Microprogramação, mas esse ESSENCIAL foi foda. 

  • Máquina estruturada multinível

     

    Nível 5
    Nível de linguagem orientada a problema
    Tradução (compilador)
    Nível 4
    Nível de linguagem Assembly
    Tradução (assembler)
    Nível 3
    Nível de máquina do sistema operacional
    Interpretação parcial (sistema operacional)
    Nível 2
    Nível de arquitetura do conjunto de instrução
    Interpretação (microprograma) ou execução direta
    Nível 1
    Nível de microarquitetura
    Hardware
    Nível 0
    Nível lógico digital

     

    Cap 01 Introdução Pag 04 - Organização Estruturada de Computadores ( 6a Edição - Andrew S. Tanenbaum )

     

    A invenção da microprogramação


    Os primeiros computadores digitais, na década de 1940, tinham apenas dois níveis: o nível ISA, no qual era
    feita toda a programação, e o nível lógico digital, que executava esses programas. Os circuitos do nível lógico
    digital eram complicados, difíceis de entender e montar, e não confiáveis.

     

    Em 1951, Maurice Wilkes, pesquisador da Universidade de Cambridge, sugeriu projetar um computador de
    três níveis para simplificar de maneira drástica o hardware e assim reduzir o número de válvulas (pouco confiá­
    veis) necessárias (Wilkes, 1951). Essa máquina deveria ter um interpretador embutido, imutável (o micropro-
    grama), cuja função fosse executar programas de nível ISA por interpretação. Como agora o hardware só teria de
    executar microprogramas, que tinham um conjunto limitado de instruções, em vez de programas de nível ISA,
    cujos conjuntos de instruções eram muito maiores, seria necessário um número menor de circuitos eletrônicos.
    Uma vez que, na época, os circuitos eletrônicos eram compostos de válvulas eletrônicas, tal simplificação pro-
    metia reduzir o número de válvulas e, portanto, aumentar a confiabilidade (isto é, o número de falhas por dia).

     

    Poucas dessas máquinas de três níveis foram construídas durante a década de 1950. Outras tantas foram
    construídas durante a década de 1960. Em torno de 1970, a ideia de interpretar o nível ISA por um micropro-
    grama, em vez de diretamente por meios eletrônicos, era dominante. Todas as principais máquinas da época a
    usavam.

     

    Cap 01 Introdução Pag 07 - Organização Estruturada de Computadores ( 6a Edição - Andrew S. Tanenbaum )

  • Resposta: C

    Microprogramação é o nível de máquina, havendo um programa denominado microprograma, cuja função é interpretar as instruções de nível 2. Este nível é essencial para na arquitetura CISC (Complex Instruction Set Computer) que dele depende para disponibilizar programas em código executável mediante o uso do conjunto complexo de instruções. As arquiteturas RISC NÃO contam com o nível da Microprogramação.

    Fonte: Professor Celso - Estratégia Concurso

    Se tiver errado, não hesitem em corrigir.

    ------

    Pessoal ativem a notificação, INDICAR PARA COMENTÁRIO, vamos aproveitar, quanto mais respostas/vídeos explicados pelos professores, melhor será para todos.

    ------

  • A microprogramação é utilizada pela arquitetura CISC, o que consome espaço no chip (na unidade de controle do processador), algo que não existe na arquitetura RISC.


ID
104803
Banca
FCC
Órgão
TCM-PA
Ano
2010
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Sobre as arquiteturas de computadores CISC e RISC, considere:

I. Os processadores CISC (ou "computadores com um conjunto reduzido de instruções") são capazes de executar apenas algumas poucas instruções simples e, por isso, custam muito mais baratos.

II. Os processadores RISC (ou "computadores com um conjunto complexo de instruções") são capazes de executar várias centenas de instruções complexas diferentes, sendo extremamente versáteis.

III. Os processadores atuais, que são na verdade uma mistura das duas arquiteturas, incorporam um núcleo RISC, sendo chamados de híbridos.

Está correto o que consta em

Alternativas
Comentários
  • CISC = Complex Instruction Set ComputerRISC = Reduced Instruction Set Computer
  • A CISC (em inglês: Complex Instruction Set Computing, Computador com um Conjunto Complexo de Instruções), usada em processadores Intel e AMD; suporta mais instruções no entanto, com isso, mais lenta fica a execução delas. A RISC (em inglês: Reduced Instruction Set Computing, Computador com um Conjunto Reduzido de Instruções) usada em processadores PowerPC (da Apple, Motorola e IBM) e SPARC (SUN); suporta menos instruções, e com isso executa com mais rapidez o conjunto de instruções que são combinadas.
  • Pra lembrar é simples!

    CISC tem o C de complexo 

    RISC tem o R de reduzido.

  • Essa questão até parece ter saído desde site.....

    CISC

    CISC (Complex Instruction Set Computer, ou, em uma tradução literal, “Computador com um Conjunto Complexo de Instruções”): é um processador capaz de executar centenas de instruções complexas diferentes sendo, assim, extremamente versátil. Exemplos de processadores CISC são os 386 e os 486 da Intel.

    --------------

    RISC

    Ao contrário dos complexos CISC, os processadores RISC são capazes de executar apenas algumas poucas instruções simples. Justamente por isso, os chips baseados nesta arquitetura são mais simples e muito mais baratos.


    -------------------

    http://0fx66.com/blog/cisc-vs-risc/


  • Letra A) III. Os processadores atuais, que são na verdade uma mistura das duas arquiteturas, incorporam um núcleo RISC, sendo chamados de híbridos. As opções I e II estão inversamente corretas a banca trocou os conceitos CISC e RISC, a dica do colega é valiosa para lembrar na hora CISC=COMPLEXO e  RISC=REDUZIDO.


ID
104935
Banca
FCC
Órgão
TRE-AM
Ano
2010
Provas
Disciplina
Arquitetura de Computadores
Assuntos

O computador hipotético Cesar é uma simplificação de uma das arquiteturas mais populares para processadores de pequeno porte, o PDP-11, que serviu de inspiração para o projeto de microprocessadores de 4, 8 e 16 bits. Portanto, algumas das características básicas de Cesar são:

Alternativas
Comentários
  • Características gerais do Computador Hipotético Cesar:Oito modos de endereçamentoOito registradores de uso geral, sendo dois deles também usados pela arquitetura com funções específicasIndicadores de negativo, zero, carry e overflowProcessamento de pilhaInstruções aritméticas, lógicas e de controleLargura de dados e endereços de 16 bitsDados representados em complemento de 2Instruções com 2 endereços8 registradores de uso geral (R0 a R7) de 16 bits1 registrador de estado com 4 códigos de condição:– negativo (N)– zero (Z)– carry (C)– overflow (V)minerva.ufpel.edu.br/~guntzel/AOC1/AOC1_aula19.pdf
  • Questão bizarra...

    ftp://ftp.inf.ufrgs.br/pub/inf108/

  • Cai uma dessas eu chuto.


ID
110743
Banca
CESGRANRIO
Órgão
IBGE
Ano
2010
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Durante uma apresentação das arquiteturas RISC e CISC, um analista fez as afirmativas a seguir.
I - O pipelining é uma técnica utilizada em arquiteturas RISC pela qual várias instruções são sobrepostas na execução, tirando proveito do paralelismo que existe entre as ações necessárias para executar uma instrução.
II - Em uma arquitetura RISC, todas as operações sobre dados se aplicam a dados em registradores, sendo que as únicas operações que afetam a memória são as operações de carga e armazenamento que movem dados da memória para um registrador ou de um registrador para a memória, respectivamente.
III - A arquitetura MIPS é uma arquitetura CISC que apresenta uma série de registradores de uso geral, além de ser caracterizada por apresentar uma operação elementar por ciclo de máquina.

Está(ão) correta(s) a(s) afirmativa(s)

Alternativas
Comentários
  • III)  ERRADA: 

    O MIPS é uma arquitetura de processadores RISC desenvolvida pela MIPS Computer Systems. Em meados de 1990s estimou-se que um em cada três microprocessadores RISC era MIPS.

    Os processadores MIPS são usados em aplicações tais como:

     

  • Abaixo um link de artigo bastante interessante sobre o assunto para quem interessar

    http://0fx66.com/blog/hardware/cisc-risc/ 

     

  • A III dava para matar que é falsa porque apresentar uma operação elementar por ciclo de máquina é uma caracaterística da arquitetura RISC
  • III - A arquitetura MIPS é uma arquitetura CISC que apresenta uma série de registradores de uso geral, além de ser caracterizada por apresentar uma operação elementar por ciclo de máquina

    Alguns exemplos de processadores CISC são Sparc (Sun), Mips (Silicon Graphics), Power (IBM) e Alpha (DEC)

  • MIPS APRESENTA UMA SÉRIE DE REGISTRADORES...falou em registrador pensa logo em RISC.

    A III está errada


ID
122611
Banca
ESAF
Órgão
SUSEP
Ano
2010
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Em uma Arquitetura RISC

Alternativas
Comentários
  • No RISC as instruções não deveriam, em alguns casos, consumir mais ciclos de pelo fato de não resolverem instruções complexas facilmente, necessitando de mais ciclos, ao contrário da arquitetura CISC que possui instruções complexas ganhando desempenho nesses casos. Estou errado?
  • Em arquiteturas RISC o trabalho do núcleo se resume a operações matemáticas bem básicas. O código compilado para este tipo de arquitetura deve ser o mais eficiente possível e o mais complexo possível, chegando a níveis muito baixos de programação. Ou seja, o trabalho do(s) processador(es) não envolve microcódigo, como em CISC, e toda a informação necessária fica armazenada nos registradores (há um uso efetivo de memória muito maior).

  • Instruções de referência à memória gastam mais do que um ciclo da via de dados (ciclo de máquina). A arquitetua RISC só incluem as instruções de referência à memória LOAD e STORE. Enquanto que a na arquitetura CISC existem várias instruções para acesso à memória, isto é, qualquer Instrução pode referenciar a memória.
  • Principais características das arquiteturas:

    RISC

    Conjunto único de registradores Múltiplos conjuntos de registradores 
    A complexidade está no compilador
    Poucas instruções e modos
    Instruções executadas pelo hardware
    Apenas LOADs/STOREs referenciam a memória
    Instruções simples levando 1 ciclo
    Alta superposição baseado em pipeline

    CISC

    A complexidade está no microprograma
    Muitas instruções e modos 
    Instruções de vários formatos Instruções com formato fixo
    Instruções executadas pelo microprograma
    Qualquer Instrução pode referenciar a memória
    Instruções complexas levando múltiplos ciclos
    Baixa supeposição ou sem pipeline
     
  • Desmembrando as alternativas:

     a) há poucos registradores. ERRADO. Há vários registradores, para diminuir o acesso à memoria para minimizar a ocorrência de gargalo no barramento que é compartilhado, nesta arquitetura.

     b) há pouco uso da técnica pipeliningERRADO. A técnica é bastante explorada pela arquitetura RISC, diferentemente da CISC.

     c) as instruções possuem diversos formatos. ERRADO. Os formatos são fixos facilitando a execução de cada instrução por ciclo de clock.

     d) as instruções são realizadas por microcódigo. ERRADO. Microcódigo, microprogramação, são oriundas da arquitetura CISC.

     e) as instruções utilizam poucos ciclos de máquina. CORRETO.

  • RISC - Reduced Instruction Set Computer

    - Acesso à memória somente via load e store. Operando em registradores
    - Grande número de registros de propósito geral e poucos registros de propósito específico
    - Admite frequências mais altas
    - Uso intenso de pipeline
    - Executa, em média, uma instrução por ciclo

    - Menor ciclo de clock

     

    Fonte: Itinerante


ID
149743
Banca
CESPE / CEBRASPE
Órgão
ANAC
Ano
2009
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Considerando que a arquitetura de computadores trata do
comportamento funcional de um sistema computacional, julgue
os itens subsequentes.

Reduced instruction set computer (RISC), ou computador com conjunto reduzido de instruções, é o sistema operacional usado em máquinas de pequeno porte, como palms e celulares.

Alternativas
Comentários
  • Encontra-se o erro facilmente nesta questão, RISC é uma arquitetura de processadores. Na afirmação, fala que é um sistema operacional.

  • Errado.

    RISC não é um Sistema Oepracional, como diz na questão.


    RISC - Reduced Instruction Set Computer, é uma linha de arquitetura de processadores que favorece um conjunto simples e pequeno de instruções por ciclo.
  • GABARITO: ERRADO

    Reduced instruction set computer (RISC), ou computador com conjunto reduzido de instruções, É UMA ARQUITETURA DE PROCESSADOR , USADO EM CELULARES E PALMTOP


ID
150187
Banca
FCC
Órgão
TJ-PA
Ano
2009
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Comparativamente com CISC, são características da arquitetura de computadores RISC ocupar

Alternativas
Comentários
  • São características da arquitetura RISC:

    • Ocupar mais memória pois, apesar de ter um conjunto reduzido de instruções, sua arquitetura é rica em registradores e é necessário salvar todos eles na memória durante o chaveamento de contexto.
    • Exigir programação difícil porque a decodificação das instruções é feita em hardware.
  •  Acredito que a programação também seja mais dificil pois suas instruções são simples. Logo para executar uma atividade complexa deverá ter a combinação de muitas instruções simples. Atividade essa que no CISC poderia ser feita com uma única instrução.

  • Ora , se temos um conjunto reduzido de instruções mais simples se compararmos com a arquitetura CISC , logicamente a programação se torna mais dificil.Na arquitetura RISC precisaremos de uma logica muito maior para realizar uma mesma operação se compararmos com a arquitetura CISC , tornando uma tarefa mais dificil.

    Por outro lado , temos que nosso código se tornará mais extenso se compararmos com a arquitetura CISC , além disso é característica do processador RISC possuir mais registradores, o que exigirá mais memória. Tem um artigo bem interessante aqui http://www.hardware.com.br/artigos/risc-cisc/

    Na faculdade eu programei muto no 8051 que é um controlador que possui um conjunto de instruções bem reduzido mas com uma grande variedade de modos de endereçamento(um paradoxo no mundo RISC-CISC), muitos dizem que ele é CISC, outros dizem que ele não é nenhum dos dois. A verdade é que o conceito de RISC e CISC vai mais além do que somente o número de instruções.

  • Bruno, imagina manter esse código. Por esse motivo, também é mais difícil.

  • Pensei que a dificuldade/complexidade no RISC só aumentasse em nível de COMPILAÇÃO! Por programação, se levarmos em conta as que utilizam linguagens de alto nível, isso fica transparente para o desenvolvedor! Por esse ponto de vista, caberia recurso... não?

  • Rafael Alves, como o examinador não especificou tratar de HLL ou LLL, particularmente, entendo que a questão está justa. E, ainda que imaginássemos tratar de HLL, a partir do momento que os níveis abaixam, chegando assembly, linguagem de máquina etc., a complexidade, mesmo que por parte da máquina, aumenta. Não cabendo recurso.

    Abs,

  • c)mais espaço na memória e exigir programação mais difícil.

    o codigo do RISC é mais complexo, tem muito menos linhas, mas é mais eficiente por executar mais por clock cycle. Como notado pelos colegas, RISC tb possui mais registers (um tipo de memoria de acesso mais rapido mas com menos storage), o que implica maior uso de memoria.

  • CISC foi pensado na era que se programava muito em assembly. RISC em assembly é complicadíssimo. RISC depende muito do uso de compiladores. 

  • Pessoal, como comentado pelo Augusto "... é necessário salvar todos eles na memória durante o chaveamento de contexto. "

    A explicação é mais simples, o padrão RISC ocupará mais espaço na memória pelo fato de exigir mais instruções para processar, visto que ele possui um conjunto reduzido de instruções em sua arquitetura.

  • CISC = Usa menos memória e tem uma programação mais simples e é barata

    RISC = Usa mais memória e tem uma programação mais difícil e é cara.

    GAB C


ID
151789
Banca
FCC
Órgão
TRE-PI
Ano
2009
Provas
Disciplina
Arquitetura de Computadores
Assuntos

São características dos microprocessadores atuais:

I. Comparados a modelos anteriores, têm velocidade de clock menor, porém desempenho maior, graças à existência de mais de um núcleo.
II. Levando em conta as configurações de clock e cache, processadores com 2 núcleos podem ter melhor desempenho que alguns processadores de 4 núcleos.
III. Existência de até 3 caches de memória (L1, L2 e L3) interagindo com o processador.
IV. Tamanhos menores (32 nanômetros), entretanto, maior poder de processamento que processadores de 90 nm.

Está correto o que se afirma em

Alternativas
Comentários
  • O Intel Core i7 tem tamanho de 45nm ou 32 nm com cache de 64 KB de cache L1 (32 KB de dados + 32 KB de instruções) por núcleo, 256 KB de cache L2 (instruções combinadas e dados) por núcleo e 8 MB L3 (instruções e dados combinados) compartilhada por todos os núcleos;
  • A explicação pra a "I" é q quando o processador trabalha a uma frequencia mais elevada(clock maior), ele esquenta mais, sendo necessária tecnologias de refrigeração mais sofisticadas q ja estao no limite. A solução eh manter o clock e adicionar mais nucleos.
  • A I eu fiquei na dúvida..

    I. Comparados a modelos anteriores, têm velocidade de clock menor, porém desempenho maior, graças à existência de mais de um núcleo.

    Que modelos anteriores??? o TÊM da questão me deixa na dúvida. Se fosse substituido por PODEM TER eu aceitaria essa questão como verdade... Por exemplo, vamos pegar um dos modelos do PENTIUM:

    Katmai (250 nm)

    • L1-Cache: 16 + 16 KiB (Dados + Instruções).
    • L2-Cache: 512 KiB, com 50% da freqüencia do processador.
    • MMXSSE.
    • Slot 1 .
    • Barramento externo: 100 e 133 MT/s.
    • VCore: 2.0 V, (600 MHz: 2.05 V).
    • Primeira leva: 17 de Maio1999.
    • Frequência: 450-600 MHz.
      • 100 MHz FSB: 450, 500, 550, 600 MHz.
      • 133 MHz FSB: 533, 600 MHz (Modelo B).

    Existem processadores com único núcleo com clock menor, como exemplo acima...
  • Acredito que estas questões devem ser sempre vistas como generalizações do que era antigo versus o que é atual e não como exemplos específicos. Portanto, de forma geral, todas as afirmações estão corretas.

    I - Antigamente os processadores tinham apenas um núcleo e velocidade de clock bem alta, gerando energia térmica (calor) em excesso. Atualmente, pode-se evitar o excesso energia térmica através da diminuição da velocidade de clock e aumentando-se a quantidade de núcleos. Assim, desempenho foi aumentado (melhor processamento, menor gasto de energia)

ID
180658
Banca
FGV
Órgão
MEC
Ano
2009
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Tendo por significado Reduced Instruction Set Computer, a tecnologia RISC representa uma alternativa à CISC.

Assinale a alternativa que apresente a vantagem da tecnologia RISC em relação à CISC.

Alternativas
Comentários
  • Pipeline (ou pipelining) é uma tecnologia que visa uma maior velocidade de execução das instruções, paralelizando as etapas.

    Para entender o mecanismo do pipeline, é preciso, em primeiro lugar, entender as fases de execução de uma instrução. As fases de execução de uma instrução para um processador que contém um pipeline "tradicional" de 5 andares são os seguintes:

    LI : (Leitura da Instrução (em inglês FETCH instruction) a partir do cache ;
    DI : Decodificação da Instrução (DECODE instruction) e busca das operações (Registro ou valores imediatos);
    EX : Execução da Instrução (EXECUTE instruction) (se for « ADD », somamos, se for SUB, subtraímos, etc.);
    MEM : Acesso à memória (MEMORY access), gravação na memória, se necessário ou carregamento a partir da memória;
    ER : Gravação (Write instruction) do valor calculado nos registros.



    As instruções são organizadas em uma fila de espera na memória e são carregadas uma após a outra.

    Graças ao pipeline, o processamento das instruções precisa das cinco etapas anteriores. Na medida em que a ordem dessas etapas é invariável (LI, DI, EX, MEM e ER), é possível criar no processador certo número de circuitos específicos para cada uma dessas fases.

     

    Pipeline versão tirinha

    http://cstrips.bitstrips.com/ef741983254c9b5e8a3b58b5f145e60a.png

  • Pipeline: Técnica em que o Hardware processa mais de uma instrução de cada vez.
  • Questão muito fraca....

    os processadores hoje utilizam pipelines de 5 7 20 estágios.... o Tanenbaum ilustr um pipeline que trabalha a 500MIPS, sendo que sem o Pipe seria 100 MIPS, ou seja, esse daddo de "duas a quatro vezes" está totalmente furado.

    Passível de recurso fácil, mas é a mais correta das alternativas.

    Abraços
  • Apenas uma observação: a questão diz PIPELINE, o que é bem diferente de SUPERPIPELINE, além disso ela friza "mesmos valores de clock". Bons estudos!!!
  • A questão devia ser anulada, pois concurso é cheio de pegadinha e não existe tecnologia PIPELINED e sim pipeline ou pipelining, o que excluí a letra A

  • Letra A

     

    Senhores, a digitação não está errada!!! Por isso a importância de fazer exercícios e tirar aquele conceito 'engessado' da cabeça!

    https://pdfs.semanticscholar.org/presentation/0f17/02226eb148d42142cd6d319202d105167afa.pdf


ID
193009
Banca
FCC
Órgão
TRF - 4ª REGIÃO
Ano
2010
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Uma instrução de microprocessador pode ser dividida em dois campos denominados código de

Alternativas
Comentários
  • Gabarito: e)Operação e Operando

     

    FORMATO DAS INSTRUÇÕES

    Código de operação (OPCODE) Operando 1 (OP1) OP 2 OP 3...
    • Código de Operação ou OPCODE - identifica a operação a ser realizada pelo processador. É o campo da instrução cuja valor binário identifica (é o código binário) da operação a ser realizada. Este código é a entrada no decodificador de instruções na unidade de controle. Cada instrução deverá ter um código único que a identifique. 
    • Operando(s) - é o campo da instrução cujo valor binário sinaliza a localização do dado (ou é o próprio dado) que será manipulado (processado) pela instrução durante a operação. Em geral, um operando identifica o endereço de memória onde está contido o dado que será manipulado, ou pode conter o endereço onde o resultado da operação será armazenado. Finalmente, um operando pode também indicar um Registrador (que conterá o dado propriamente dito ou um endereço de memória onde está armazenado o dado). Os operandos fornecem os dados da instrução. 
      Obs: Existem instruções que não tem operando. Ex.: Instrução HALT (PARE).

    fonte:http://wwwusers.rdc.puc-rio.br/rmano/ri1finst.html


ID
201271
Banca
CESPE / CEBRASPE
Órgão
Banco da Amazônia
Ano
2010
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Os microprocessadores são, em sua maioria, chips RISC. Um processador RISC suporta um conjunto grande de instruções, sendo cada instrução muito especializada. Graças a isso, ele pode executar, de modo direto, a maioria das operações programadas pelos programas de alto nível.

Alternativas
Comentários
  • ERRADO.

    "Um processador RISC suporta um conjunto grande de instruções"

    Reduced Instruction Set Computer

  • Risc - Reduct Instruction Set Computer ou computador com um conjunto reduzido de instruções é uma linha de arquitetura de processadores que favorece um conjunto simples e pequeno de instruções que levam aproximadamente a mesma quantidade de tempo para serem executados.

    A filosofia do RISC é: Transferir a complexidade das operações para o software, mantendo em hardware apenas as operaçoes primitivas. 

  • A questão aborda o CISC levando ao erro dizendo que é RISC

  • Outro ponto de vista que torna errada a assertiva:

    Os microprocessadores atuais sao híbridos, sendo essencialmente processadores CISC (para cuidar das instruções mais complexas) com núcleo RISC (para cuidar das instruções mais simples).
  • Arquitetura RISC suporta apenas instruções load e store.
  • ERRADO.

    Microcontroladores RISC (Reduced Instruction Set Computer) são minoria dos microcontroladores tradicionais.


ID
211144
Banca
FUNIVERSA
Órgão
MPE-GO
Ano
2010
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Alguns microprocessadores possuem capacidade de processamento com palavras de 64 bits, em evolução se comparados aos históricos computadores de 8, 16 e 32 bits. Assinale a alternativa que apresenta quatro modelos de microprocessadores, um de 8 bits, um de 16 bits, um de 32 bits e um de 64 bits, nessa ordem.

Alternativas
Comentários
  •  Questão VERY HARD DO MORTAL COMBAT..

     

    digo isso pq pra qm não tem tanta prática se enrola nesses nomes malucos!!

    ILUSTRATIVAMENTE falo abaixo que:

     

    Pentium IV - 32bits

    AMD Athlon - 32bits

    Zilog z-80 - é um CMOS

    Motorola 6800 -  nunca vi na minha vida um processador fabricado pela motorola, muito menos de 64bits

     

     

    Com essas observações já se elimina as erradas!!

  •  Que questão ridícula!

    Qual a avaliação que a banca quer fazer do candidato com uma questão dessas???

    Lixo demais!!!

  • Apenas complementando os comentários:

    A Motorola fabricou (e ainda fabrica) muitos processadores até para ônibus espaciais e para os antigos Macintosh e outros baseados RISC.
    O texto abaixo retirado de: http://pt.wikipedia.org/wiki/Motorola_680x0 contém algumas informações, mas pode-se ler mais no próprio site do Wikipedia.

    Eu mesmo já usei máquina que tinha processador Motorola.

    Motorola 680x0/0x0/m68k/68k/68K é uma família de microprocessadores CISC 32-bit utilizados em uma ampla gama de dispositivos, concorrendo principalmente com a família x86 da Intel.


    Abraço e bons estudos.
  •  c)Intel 8080, Zilog Z8000, Intel 80486, AMD Phenom.

    Zilog Z8000 é um processador de 1979 com arquitetura de 16-bit com um registradores de 7 bits que podia estender o espaço de endereço para até 8 MB.

    AMD Phenon é uma tecnologia de 6 cores (AMD Turbo core) com adaptador dinâmico que se ativa quando necessario. # cores podem mudar de 3.2 para 3.6 Ghz. Possui tambem direct connect architecture & hyper transport. L3 possui 512 KB por core com clock de 2.7 Ghz a 3.3 Ghz.


ID
218110
Banca
CESPE / CEBRASPE
Órgão
TRE-BA
Ano
2010
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Julgue os itens subsequentes, a respeito de arquitetura de
computadores.

Na arquitetura RISC (reduced instruction set computing), os processadores têm um número elevado de registradores e executam instruções simples e pouco numerosas, usando modos de endereçamento simples. A maioria das operações é do tipo registrador-para-registrador, sendo o acesso à memória realizado somente por instruções do tipo load e store.

Alternativas
Comentários
  •  Totalmente correta e falou as principais caracteristicas do RISC.

    Complementando o RISC é também: usados em PowerPC, MIPS e SPARC;  clocks mais altos; pode usar 3 operando em uma unica instrução.

  • Certo.
    "Têm um número elevado de registradores" = Como o acesso a memória é lento é necessário um elevado númeo de registradores (mínimo 32, segundo Tanenbaum), para manter a palavra buscada nos registradores até não ser mais necessária (Na CISC as instruções são complexas, ou seja precisam de menos instruções para realizar uma tarefa, logo economiza memória).
    "executam instruções simples" = As instruções precisam ser simples e padonizadas, para serem rapidamente codificadas(determinar quais recursos são necessários).
    "pouco numerosas" = conceito de RISC (Conjunto de Instruções Reduzidas).
    "usando modo de endereçamento simples"= Cálculo do endereçamento feito por software. (O CISC precisa do harware também)
    O RISC usa instruções separadas para movimentar operandos da memória principal até os registradores, LOAD and STORE, para não perder tempo e realiza a maior parte de suas operações do registrador-para- registrador.
  • O "pouco numerosas" me deixou na dúvida. Uma única instrução de multiplicação em CISC não poderiam virar numerosas operações de adição em RISC?


ID
223930
Banca
UFF
Órgão
UFF
Ano
2009
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Analise as seguintes sentenças em relação à arquitetura de computadores:

I O sinal do clock é utilizado pela memória principal para execução das instruções.
II Se o processador encontrar um dado na memória cache, não há necessidade do acesso à memória principal; do contrário, o acesso é obrigatório.
III Os processadores RISC caracterizam-se por possuir poucas instruções de máquina e são executadas diretamente pelo hardware.

Das sentenças acima, apenas:

Alternativas
Comentários
  •  Sinal de clock é utilizado pelo processador....

  • Acesso a memória de forma rudimentar, só Load / Store, poucos modos de endereçamento;
  • Gabarito: E.

     

    Um dos poucos casos em que o termo "obrigatório" integra uma afirmação verdadeira. 

  • O erro está em dizer que o sinal do clock é utilizado pela memória principal para execução das tarefas. O sinal do clock é utilizado pelo processador para execução das tarefas.

  • O sinal do clock é utilizado pela CPU para execução das instruções. 


ID
229483
Banca
CESPE / CEBRASPE
Órgão
TRE-MT
Ano
2010
Provas
Disciplina
Arquitetura de Computadores
Assuntos

A respeito de arquiteturas RISC e CISC, assinale a opção correta.

Alternativas
Comentários
  • Estranhamente esta questão foi de uma prova de 2010, pois a técnica de pipeline já foi incorporada há alguns anos em processadores CISC. Desta forma, acredito que a resposta D esteja correta também.

    Concordam?

  • CISC (Complex Instruction Set Computer ou "Computador com um Conjunto Complexo de Instruções")

    RISC (Reduced Instruction Set Computer, ou "Computador com um Conjunto Reduzido de Instruções")

    a) Correto. A arquitetura RISC tem um grande número de registradores.

    b)  Quem tem conjunto reduzido de instruções é a tecnologia RISC.

    c) A inexistência de microcódigo é característica da arquitetura RISC.

    d) É sabido que a arquitetura RISC faz uso intenso de pipeline. Quanto ao CISC é praticamente inexsistente.

    e) A arquitetura RISC tem um número muito maior de registradores

  • Não concordo que a D esteja certa também não, pelo final da frase... 'uma técnica que divide a execução de uma instrução em fases ou estágios, o que possibilita a execução simultânea de múltiplas instruções. CISC, execução simples? Não CISC são execuções complexas, certo? Por aí vc mata a questão. Letra D errada. A certa é só A mesmo.

  • Pipeline é uma lista de todos os estágios que uma dada instrução precisa percorrer para ser executada. Também não vejo o erro da afirmativa d)

  • A letra "D" também achei um pouco polêmica. Estou fazendo LFG (Perito PF - área TI) e o professor foi bem enfático ao afirmar que TODOS  os processadores (Risc e Cisc) utilizam Pipeline. A letra "A" está certa, mas a letra "D" é questionável.
  • Discordo, pois a questão diz: "...divide a instrução em várias fases ou estágios...". Um dos princípios do Pipelining é dividir o HARDWARE em várias partes dedicadas. Como exemplo temos a divisão clássica em 5 estágios (busca instr, decodifica instr, busca operando, exec instr e escrita).

    Apesar disso, acredito que a FCC considerou errada a D por causa da arq CISC. A verdade é que atualmente os processadores CISC possuem núcleos RISC, para executar pequenas instruções.

    Abraços.
  • Como o objetivo é aprovação no concurso, o que tenho visto nas questões é:
    Diz que CISC não faz uso ou pouco/limitado uso de pipeline.
  • Outro ponto negativo na questão D, é a expressão " execução simultânea". A CESPE gosta de pegar candidatos nesses "trocadilhos". Na verdade não existe execução de multiplas instruções em um mesmo núcleo de processamento. 
  • O erro da alternativa D está em dizer que a arquitetura CISC faz uso do pileline. Isso é errado. A arquitetura CISC faz uso moderado de pipeline.

ID
233029
Banca
FUNIVERSA
Órgão
CEB-DISTRIBUIÇÃO S/A
Ano
2010
Provas
Disciplina
Arquitetura de Computadores
Assuntos

RISC e CISC são dois tipos distintos de arquitetura de computadores desenvolvidos pela indústria da computação. Apesar de terem aplicações distintas, os computadores com arquitetura RISC apresentam desempenho superior aos de arquitetura CISC, quando utilizam tecnologia equivalente de semicondutores e mesma frequência de clock. É correto afirmar, a respeito das arquiteturas CISC e RISC, que

Alternativas
Comentários
  • a) os computadores de arquitetura CISC são mais lentos por executarem instruções menos  MAIS complexas que os computadores de arquitetura RISC.

    b) o hardware de um processador com arquitetura RISC é muito mais MENOS complexo e de fabricação mais cara barata que o de um processador que utiliza arquitetura CISC.

    c) as instruções executadas por um processador CISC são mais simples e pequenas   COMPLEXA e GRANDE  , se comparadas com o RISC, o que aumenta o seu desempenho.

    d) a conversão de códigos de programas de uma arquitetura CISC para a arquitetura RISC leva a uma redução UM AUMENTO de código, por conta de esta última utilizar instruções mais simples.
  • RISC
        Reduced Instruction Set Computer
        Conjunto reduzido de instruções computacionais
        Conjunto menor de instruções
        Executadas em um único ciclo de clock -> Tempo fixo
        Mais rápido para instruções simples

    CISC
        Complex Instruction Set Computer
        Conjunto complexo de instruções computacionais
        Conjunto maior de instruções
        Executadas em um o mais ciclos de clock - Tempo variável
        Mais rápido para instruções complexas
  • Máquinas CISC (Complex Instruction Set Computer) têm um conjunto de instruções grande, de tamanhos variáveis, com formatos complexos. Muitas dessas instruções são bastante complicadas, executando múltiplas operações quando uma única instrução é dada (por exemplo, é possível realizar um loop complexo usando apenasuma operação assembly). O problema básico com máquinas CISC é que um conjunto pequeno de instruções complexas torna o sistema consideravelmente mais lento. Os projetistas decidiram retornar a uma arquitetura mais simples, delegando ao compilador a responsabilidade de produzir código eficiente com esse novo conjunto de instruções. Máquinas que utilizam esta filosofia são chamadas de máquinas RISC.

    A arquitetura RISC (Reduced Instruction Set Computer), como o próprio nome já diz, tem como principal objetivo simplificar as instruções de modo que elas possam ser executadas mais rapidamente. Cada instrução executa apenas uma operação, que são todas do mesmo tamanho, tem poucos formatos, e todas as operações aritméticas devem ser executadas entre registradores (dados da memória não podem ser utilizados como operandos). Praticamente todos os conjuntos de instruções (para qualquer arquitetura) lançados desde 1982 têm sido RISC, ou alguma combinação entre RISC e CISC.

    Membros da família x86 de arquitetura Intel são conhecidos como máquinas CISC, enquanto que a família Pentium e processadores MIPS são conhecidos como máquinas RISC.

    RISC CISC Múltiplos conjuntos de registradores, muitas vezes superando 256 Único conjunto de registradores, tipicamente entre 6 e 16 registradores Três operandos de registradores permitidos por instrução (por ex., add R1, R2, R3) Um ou dois operandos de registradores permitidos por instrução (por ex., add R1, R2) Passagem eficiente de parâmetros por registradores no chip (processador) Passagem de parâmetros ineficiente através da memória Instruções de um único ciclo (ex. load estore) Instruções de múltiplos ciclos Controle hardwired (embutido no hardware) Controle microprogramado Altamente paralelizado (pipelined) Fracamente paralelizado Instruções simples e em número reduzido Muitas instruções complexas Instruções de tamanho fixo Instruções de tamanho variável Complexidade no compilador Complexidade no código Apenas instruções load store podem acessar a memória Muitas instruções podem acessar a memória Poucos modos de endereçamento Muitos modos de endereçamento



    Fonte: http://waltercunha.com/blog/index.php/2009/08/30/risc-x-cisc/

  • aA alternativa "e", ao meu entender está errada porque não são apenas poucas instruções. Esta arquitetura pode executar muitas instruções.

  • André Nascimento, o gabarito está correto.

     

    CISC (Complex Instruction Set Computer) - várias instruções complexas

    RISC (Reduced Instruction Set Computer) - poucas instruções simples


ID
249370
Banca
CESPE / CEBRASPE
Órgão
DETRAN-ES
Ano
2010
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Acerca de conceitos básicos de informática, julgue os itens a seguir,
relativos a processamentos de dados, arquitetura de computadores,
hardware e software.

A principal distinção entre as arquiteturas RISC e CISC reside no fato de que, na arquitetura RISC, as instruções são guardadas no próprio processador, o que facilita a programação, visto que ela já dispõe de todas as instruções necessárias para a execução dos programas, enquanto, na arquitetura CISC, apenas as instruções simples devem ser combinadas pelo programador para a realização de tarefas mais complexas.

Alternativas
Comentários
  • O CESPE inverteu a ordem das aplicações. Na arquitetura RISC temos apenas instruções simples que precisam ser combinadas em instruções mais complexas. Na CISC temos já disponibilizadas instruções mais complexas.
  • Risc Instruções simples executadas num único ciclo de relógio; Instruções de formato único; A simplicidade da arquitetura permite o uso de "pipeline" na execução as instruçoes; não há microcódigo; Complexidade no compilador; Acesso a memoória de forma rudimentar, só Load / Store, poucos modos de endereçamento; Muito registros, às vezes vários conjuntos de regitros.     CISC Instruções de complexidade variável, executadas em vários ciclos; instruções de formato variável; Uso de "pipeline" limitado; Instruções interpretadas pelo micro-código; complexidade no micro-código; muito modelos de endereçamento, todas as operações podem fazer acesso a memória.
  • Na arquitetura RISC a execução é feita diretamente no hardware,  o que resulta em uma maior velocidade na execução das instruções. E somente faz uso das instruções CISC que são utilizadas com mais frequência (instruções simples).
  • Ao meu ver o erro da questão está na inversão dos conceitos. Quem guarda as instruções no próprio processador é a arquitetura CISC, são os microprogramas. Já a arquitetura RISC trabalha com instruções reduzidas deixando a complexidade para o programador.
  • Tem caido muitas questões sobre esses conceitos! não dá pra ter dúvidas!!!!
  • Realmente foi invertido o conceito. Questão aparentemente tirada do artigo do site do Guia do Hardware escrito por Carlos Morimoto. Segue abaixo trecho:
    "...Examinando de um ponto de vista um pouco mais prático, a vantagem de uma arquitetura CISC é que já temos muitas das instruções guardadas no próprio processador, o que facilita o trabalho dos programadores, que já dispõe de praticamente todas as instruções que serão usadas em seus programas. No caso de um chip estritamente RISC, o programador já teria um pouco mais de trabalho, pois como disporia apenas de instruções simples, teria sempre que combinar várias instruções sempre que precisasse executar alguma tarefa mais complexa... "

    http://www.hardware.com.br/artigos/risc-cisc/
  • RISC -> programação é mais difícil -> trabalham com um conjunto muito pequeno de instruções. Como consequência, os programadores possuem mais trabalho para desenvolver os seus programas, pois precisam combinar as instruções simples para realizar tarefas complexas;

    CISC -> Programação mais fácil -> A arquitetura CISC possui centenas de instruçoes já prontas  e o programador tem apenas a tarefa de conheçe-las para programar a arquitetura do processador.

  • GABARITO: ERRADO

    RISC

    Ênfase no software

    Uma instrução toma um único ciclo do processador

    Complexidade fica para o programador

    Pipelining (paralelismo) fácil

    CISC

    Ênfase no hardware

    Uma instrução toma VÁRIOS CICLOS do processador

    Usa muita microprogramação/complexidade fica para o processador

    Pipelining difícil

    Prof. Victor Dalton - Estratégia Concursos

  • GABARITO: ERRADO

    A principal distinção entre as arquiteturas RISC e CISC :

    na arquitetura CISC, as instruções são guardadas no próprio processador, o que facilita a programação, visto que ela já dispõe de todas as instruções necessárias para a execução dos programas.

    na arquitetura RISC, apenas as instruções simples devem ser combinadas pelo programador para a realização de tarefas mais complexas.

  • CISC Intruções Complexas.


ID
249376
Banca
CESPE / CEBRASPE
Órgão
DETRAN-ES
Ano
2010
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Acerca de conceitos básicos de informática, julgue os itens a seguir,
relativos a processamentos de dados, arquitetura de computadores,
hardware e software.

Bit interno refere-se à quantidade de bits que um microprocessador pode utilizar para se comunicar alternadamente com os periféricos que estão conectados à placa mãe. Por sua vez, bit externo diz respeito à quantidade de bits que o microprocessador é capaz de processar de uma única vez.

Alternativas
Comentários
  • Errado.
    Os Bits internos são aqueles usados dentro do processador, servem como pistas de transmissão, quanto maior a quantidade mais rápido o processador resolverá as instruições, pois a distribuição para as varias partes do processador será mais rápida.

    Por sua vez, bit externo é usado para a comunicação com os periféricos que estão conectados à placa mãe.
  • O número de bits é uma das principais características dos processadores e tem grande influência no desempenho. Os processadores mais comuns (Pentium II, III e 4, Athlon XP, Duron, etc) operam a 32 bits, enquanto chips antigos, como o 286, operavam com 16 bits. Repare que estes valores correspondem ao trabalho dos circuitos do processador, por isso são chamados de bits internos

    Bits internos medem a capacidade do processador trabalhar internamente, ou seja, sozinho, "dentro dele mesmo". Mas o processador sozinho não é nada e precisa se comunicar com os dispositivos periféricos. Como as instruções que o processador executa ficam armazenadas na memória, é preciso que ela seja acessada de forma rápida e precisa. Essa velocidade depende da quantidade de bits que o barramento de dados consegue manipular simultaneamente. Tais bits são chamados de bits externos
  • Os conceitos da questão estão apenas invertidos:
    Bit interno externo refere-se à quantidade de bits que um microprocessador pode utilizar para se comunicar alternadamente com os periféricos que estão conectados à placa mãe. Por sua vez, bit externo interno diz respeito à quantidade de bits que o microprocessador é capaz de processar de uma única vez.
  • Gabarito Errado

    Conceitos invertidos.

     

     

     

     

    "Retroceder Nunca Render-se Jamais !"
    Força e Fé !
    Fortuna Audaces Sequitur !

  • Bit externo refere-se à quantidade de bits que um microprocessador pode utilizar para se comunicar alternadamente com os periféricos que estão conectados à placa mãe.

    Por sua vez, bit interno diz respeito à quantidade de bits que o microprocessador é capaz de processar de uma única vez.


ID
255811
Banca
FCC
Órgão
TRT - 24ª REGIÃO (MS)
Ano
2011
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Considere:

I. O objetivo da máquina RISC é executar, em média, uma instrução por ciclo.

II. Compiladores para máquinas CISC fazem uso intenso de registradores, o que incrementa o tráfego de memória.

III. As máquinas CISC possuem substancialmente mais registradores do que as máquinas RISC.

É correto o que consta em

Alternativas
Comentários
  •  Achei um link interessante e direto sobre o assunto em questão para quem quiser olhar.

    http://waltercunha.com/blog/index.php/2009/08/30/risc-x-cisc/

    Bons estudos

  • porque a "II.Compiladores para máquinas CISC fazem uso intenso de registradores, o que incrementa o tráfego de memória." esta errada ?
    sabemos que o cisc tem menos registradores e mais instruções, sendo assim ele não usa mais INTENSAMENTE OS REGISTRADORES ?
  • Caio...

    Quem faz um uso mais intenso dos registradores é a arquitetura RISC. Lembre-se que, ou ela tem um grande número de registradores ou o compilador tem que otimizar o seu uso. O CISC faz uso de um conjunto complexo de instruções.

  • Mais um detalhe na II: Ela é contraditória. Se há uso intensivo de registradores, é porque se quer evitar um alto tráfego no barramento. Isso também invalida a alternativa.
  • A Arquitetura RISC possui mais registradores que a CISC porque somente as instruções LOAD e STORE têm acesso à memória. Então precisa-se de mais registradores para a armezenar os dados para as instruções, em que na arquitetura CISC seriam acessados na memória.

    O objetivo da arquitetura RISC é fazer com que todas as intruções sejam executadas diretamente via hardware, sendo mais simples, porém executando em um mesmo ciclo de clock, diferente das instruções CISC, que fazem uso da interpretação, isto é, parte das instruções complexas são executadas via software.
  • Cuidado com o item II. Inicialmente a questão afirma que a arquitetura CISC faz intenso uso dos registradores, claramente errado.
    Depois o item faz uso da vírgula. Neste caso, após a vírgula haverá uma explicação.
    No entanto, a explicação é totalmente equivocada, porque o intenso uso de registradores EVITA o intenso acesso à memória.
  • Analisando a questão:

    I.  (Correta) O próprio nome já diz, tem como principal objetivo simplificar as instruções de modo que elas possam ser executadas mais rapidamente.

    II. (Errada) Único conjunto de registradores, tipicamente entre 6 e 16 registradores.

    III. (Errada) RISC Múltiplos conjuntos de registradores, muitas vezes superando 256.

  • Alguém poderia me esclarecer uma dúvida? Com o RISC, usamos pipeline, logo em um mesmo clock haverão diversos "pedaços" de instruções sendo executados simultaneamente. Então, em um ciclo, acredito que em média são realizados diversas instruções, e não somente uma como afirma a questão. Concordo que uma instrução individual levará um ciclo completo para ser realizada, mas paralelamente outras também serão, o que invalidaria também a letra A. Estou errado?

    O correto não seria afirmar "em média, uma instrução por clock" ?


ID
265783
Banca
CESPE / CEBRASPE
Órgão
PC-ES
Ano
2011
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Acerca de conceitos básicos de informática e sistemas operacionais,
julgue os itens a seguir.

Quanto maior a quantidade de instruções contidas em um processador CISC, mais complexo e mais rápido ele se torna.

Alternativas
Comentários
  • ERRADO,
    é uma linha de arquitetura de processadores capaz de executar centenas de instruções complexas diferentes sendo, assim, extremamente versátil. 


    Os processadores baseados na computação de conjunto de instruções complexas contêm uma microprogramação, ou seja, um conjunto de códigos de instruções que são gravados no processador, permitindo-lhe receber as instruções dos programas e executá-las, utilizando as instruções contidas na sua microprogramação. Seria como quebrar estas instruções, já em baixo nível, em diversas instruções mais próximas do hardware (as instruções contidas no MICROCODIGO do processador). Como característica marcante esta arquitetura contém um conjunto grande de instruções, a maioria deles em um elevado grau de complexidade.

    Examinando do ponto de vista um pouco mais prático, a vantagem da arquitetura CISC é que já temos muitas das instruções guardadas no próprio processador, o que facilita o trabalho dos programadores de linguagem de máquina; disponibilizando, assim, praticamente todas as instruções que serão usadas em seus programas. Os processadores CISC têm a vantagem de reduzir o tamanho do código executável por já possuirem muito do código comum em vários programas, em forma de uma única instrução.

    Porém, do ponto de vista da performance, os CISC's têm algumas desvantagens em relação aos RISC's, entre elas a impossibilidade de se alterar alguma instrução composta para se melhorar a performance. O código equivalente às instruções compostas do CISC pode ser escrito nos RISC's da forma desejada, usando um conjunto de instruções simples, da maneira que mais se adequar. Sendo assim, existe uma disputa entre tamanho do código X desempenho

  • CISC = Quanto > número de instruções > tempo. Uma maneira mais simples de entender.
  • Resumindo:

    CISC
    instruções complexas
    necessitam de vários ciclos para serem executadas
    grande quantidade de instruções, o que o torna mais lento


    RISC
    instruções reduzidas
    Processadores com apenas um ciclo
    Menor quantidade de instruções, por isso mais rápido

    Os PC´s modernos são híbridos, possuindo o CISC e o RISC no mesmo processador.

    O Risc e o Cisc tb são fatores que afetam o desempenho do processador, assim como o Clock e a quantidade de núcleos.

  • Questão errada


    Um processador CISC é capaz de executar várias centenas de informações complexas e diferentes, sendo muito versátil.

    E apesar de um processador CISC ser capaz de executar centenas de instruções diferentes, apenas alugamas são usadas frequentemente. O que faz o trabalho dele ser em menor frequencia.

    Interessante lembrar que também temos o RISC que ao contrário do CISC, são capazes de executar apenas algumas poucas instrições simples; e por terem um menos núemro de circuitos internos podem trabalhar em frequencia mais alta.

    Resumindo:


    A RISC, usada em processadores PowerPC (da Apple, Motorola e IBM) e SPARC (SUN); suporta menos instruções, e com isso executa com mais rapidez o conjunto de instruções que são combinadas.
    A CISC, usada em processadores Intel e AMD; suporta mais instruções no entanto, com isso, mais lenta fica a execução delas.
  • Quanto maior a quantidade de instruções contidas em um processador CISC, mais complexo e mais rápido ele se torna.
    O erro da questão está em afirmar que o processador fica mais rápido, o que não é verdade como cita os colegas acima.
  • CISC= Complexo, logo faz menor uso do pipeline.
    RISC= Reduzido, faz maoir uso do pipeline,
  •  Discordo totalmente do Gabarito.

     Um processador Cisc não é a toa que são enfiadas mais instruções, existem mais instruções para serem mais especificas. 
     Por exemplo, se antes para calcular uma equação exponencial X^n vc precisava usar a instrução de multiplicação N vezes. Mas se criamos uma instrução chamada potenciação, vai executar em uma instrução apenas, isso acarretaria uma arquitetura mais complexa, mas em contrapartida resolve em uma única instrução.

     
  • Caio Lima, vc precisaria de uma única instrução pra executar esse comando que vc exemplificou. Mas não é essa a questão que a banca levanta. Vc resolveria o problema com uma única instrução que demoraria muitos ciclos de clock pra ser resolvida, diferentemente de uma sequência de instruções simples. Não é pq um comando é resolvido por uma única instrução que isso torna o processador mais rápido.

  • Gabarito:E

    Seria o mesmo o que dizer que mais gorda uma pessoa for mais fácil e mais rápido ela irá correr.

    Conceito totalmente errôneo para CISC


ID
267739
Banca
CESPE / CEBRASPE
Órgão
TRE-ES
Ano
2011
Provas
Disciplina
Arquitetura de Computadores
Assuntos

A respeito de arquitetura de computadores, julgue os itens a seguir.

RISC e CISC são tecnologias que apresentam soluções semelhantes para problemas de aproveitamento da memória, um dos recursos de hardware mais escassos.

Alternativas
Comentários
  • RISC ou CISC está relacionado os códigos operadores disponíveis para operações na CPU. RISC possui poucos códigos pois parte do princípio  que sendo simples poderá ser mais rápido, mesmo tendo de usar vários ciclos de clocks para realizar uma única operação mais complexa. CISC parte do princípios que as operações complexas mais comuns devem ter códigos exclusivos. Na internet existe muito material sobre CISC x RISC. Procurem, e bons estudos.
  • 1 - RISC e CISC não são tecnologias, mas sim arquiteturas. A primeira implementa o uso de um grande número de registradores ou uma otimização dos mesmos pelo compilador. CISC usa um conjunto complexo de instruções, o que não implica, necessariamente, em programas menores ou até mesmo mais rápidos. Além do mais, há uma tendência da arquitetura CISC ao uso de instruções mais simples.

    2 - Um outro erro em potencial na questão é dizer que a memória é um dos recursos mais escasso. Com o avanço das tecnologias, a memória deixou de ser tão escassa.
  • Na verdade uma das principais diferenças entre CISC e RISC é o uso da memória. No RISC apenas as instruções LOAD e STORE podem acessar a memória, pois isto demanda muito tempo. Além disso na arquitetura RISC há um maior número de registradores para que as operações não necessitem buscar valores de operandos na memória. 
  • Como a arquitetura CISC possui um conjunto maior de instruções, os programas em linguagem de máquinas geradas nessa arquitetura tendem a ser menores dos quem em arquitetura RISC. Pois na CISC muitas instruções das linguagens de alto nível podem ser mapeadas diretamente para uma  instrução do conjunto de instruções CISC. Já na arquitetura RISC uma instrução na linguagem de alto nível tende a ser decomposta em várias instruções do conjunto de instruções RISC levando ao aumento do tamanho do código do programa e consequentemente ocupando mais espaço em memória. Um dos pressupostos dos pesquisadores CISC é que um programa menor seria executado mais rapidamente.
  • Errado,
    Acredito que o erro da questão está em dizer que são “soluções semelhantes para o problema de aproveitamento de memória”, quando na verdade Risc e Cisc tratam do comportamento do processador na execução de suas tarefas. Memória não é mais um recurso escasso, o grande desafio hoje é tornar o acesso a elas mais rápido. 
  • Cuidado com algumas afirmações ERRADAS postadas por alguns colegas:
    1 - Gerar programas menores é sim um objetivo da tecnologia CISC (foi comentado que não era..."
    2- Memória É UM RECURSO ESCASSO SIM!!   No caso de memória RAM, por exemplo, apesar da capacidade ter aumentado e o  custo ter caído drasticamente, ela ainda é considerada um recursos escasso. Basta lembrar que assim como a capacidade desta memória aumentou, aumentou  na mesma proporção a demanda por memória dos programas e Sistemas operacionais. Algumas versões do windows, por exemplo, exigem  2 gb de memória para rodar.
  • CISC (sigla para Complex Instruction Set Computer, ou, em uma tradução literal, "Computador com um Conjunto Complexo de Instruções"): é uma linha de arquitetura de processadores capaz de executar centenas de instruções complexas diferentes sendo, assim, extremamente versátil.



    Reduced Instruction Set Computer ou Computador com um Conjunto Reduzido de Instruções(RISC), é uma linha de arquitetura de processadores que favorece um conjunto simples e pequeno de instruções que levam aproximadamente a mesma quantidade de tempo para serem executadas. 


    Sendo assim, acredito que o erro se encontra quando a questão fala de memoria, pois tanto a arquitetura RISC quando a CISC se preocupam em otimizar o trabalho do processador.

  • Acredito que o recurso mais escasso que existe no computador é o acesso ao barramento. Tanto as memórias como os processadores tiveram aumentados de forma significativa os clocks, porém o barramento ainda é muito limitado. 

  • Questão errada. O erro está em dizer que ambas (RISC e CISC) utilizam soluções semelhantes para o aproveitamento da memória. Errado, RISC faz uso intenso de registradores, enquanto CISC utliza mais a memória (ram), sendo assim, muito mais lentas que os registradores. 

  • GABARITO: ERRADO

    RISC e CISC tratam da maneira que o processador realiza suas tarefas. Memória não é um recurso escasso, até smartphones possuem memórias da ordem de GigaBytes. O gargalo do computador tradicional ainda é a velocidade de acesso à RAM e aos discos (que começou a ser vencido, com a tecnologia SSD).

    Prof. Victor Dalton - Estratégia Concursos


ID
276607
Banca
ESAF
Órgão
CVM
Ano
2010
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Assinale a opção correta relativa a características das arquiteturas RISC e CISC.

Alternativas
Comentários
  • Letra E.

    Gráfico exibindo a diferença entre a velocidade de processamento das instruções.
  • A CISC (em inglês: Complex Instruction Set Computing, Computador com um Conjunto Complexo de Instruções), usada em processadores Intel e AMD; suporta mais instruções no entanto, com isso, mais lenta fica a execução delas.
  • A RISC (em inglês: Reduced Instruction Set Computing, Computador com um Conjunto Reduzido de Instruções) usada em processadores PowerPC (da Apple, Motorola e IBM) e SPARC (SUN); suporta menos instruções, e com isso executa com mais rapidez o conjunto de instruções que são combinadas.
  • Bom dar uma lida nesse aritgo: http://0fx66.com/blog/hardware/cisc-risc/
  • a) CISC: instruções executadas pelo hardware. Instruções em diversos formatos. Instruções com poucos muitos modos de endereçamento. Pouco uso da técnica de pipelining.

    b) RISC: muitas poucas instruções. Instruções executadas pelo hardware. Instruções com formato fixo. Instruções utilizam múltiplos ciclos. Arquitetura com poucos muitos registradores.

    c) RISC: poucas instruções. Instruções executadas pelo hardware. Instruções com diversos poucos formatos. Arquitetura com poucos muitos registradores. Pouco muito uso da técnica de pipelining.

    d) CISC: instruções executadas por microcódigo. Instruções com formato fixo. Instruções com diversos modos de endereçamento. Arquitetura pipelining.

  • Boa para fazer uma tabelinha, usando as proprias informações da assertiva que estão corretas porém embaralhadas, e não errar mais esse tipo de questão:

    CISC             
    Instruções em diversos formatos;
    Pouco uso da técnica de pipelining;
    muitas instruções;
    Instruções com diversos formatos;
    Instruções utilizam múltiplos ciclos;
    Arquitetura com poucos registradores;
    instruções executadas por microcódigo;

    RISC
    instruções executadas pelo hardware;
    Instruções com poucos modos de endereçamento;
    poucas instruções;
    Arquitetura com muitos registradores;
    Instruções utilizam poucos ciclos de máquina;


    Só não sei o que seria "Instruções com formato ?xo"...
  • Esse "?xo" é erro de digitação/formatação do QC.
    Onde está escrito "?xo" leia "fixo" : "instruções com formato fixo"

ID
287491
Banca
INSTITUTO CIDADES
Órgão
UNIFESP
Ano
2009
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Acerca de arquitetura de hardware, analise as seguintes afirmativas:

I. Nas máquinas Reduced Instruction Set Computers (RISC) temos pequenos números de registradores de propósito geral ou o uso de tecnologias de compilação na otimização do uso de registradores.

II. Um dos objetivos das Máquinas Complex Instruction Set Computers (CISC) é diminuir o tamanho dos programas gerados.

III. Nas máquinas Reduced Instruction Set Computers (RISC) há otimização de pipeline de instruções.

Podemos afirmar corretamente que:

Alternativas
Comentários
  • Letra C.
    O item III, em máquinas RISC ocorre apenas a organização e não a otimização de instruções.
    Fonte: http://www.poliparatodos.poli.usp.br/modulos/17/paginas/html4/Arquitetura%20CISC%20e%20RISC.pdf
  • Letra D.
    I. Nas máquinas Reduced Instruction Set Computers (RISC) (CISC) temos pequenos números de registradores de propósito geral ou o uso de tecnologias de compilação na otimização do uso de registradores. (ERRADO)
    II. Um dos objetivos das Máquinas Complex Instruction Set Computers (CISC) é diminuir o tamanho dos programas gerados. (CERTO, graças ao maior número de instruções resolvidas dentro do processador, abstrai-se a complexidade dos algoritmos de software para dentro da sua arquitetura)
    III. Nas máquinas Reduced Instruction Set Computers (RISC) há otimização de pipeline de instruções. (Certo, estes são largamente usados em processadores de consoles de videogames para o processamento otimizado de instruções, além dos demais processadores X86, que são mais CISC do que RISC)


  • Essa questão pode ser solucionada pro exclusão. Se conseguir identificar o tipo de acertiva da I e da II, já é possível solucionar a questão.


ID
314578
Banca
FCC
Órgão
TRT - 1ª REGIÃO (RJ)
Ano
2011
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Em relação às arquiteturas CISC e RISC, é INCORRETO afirmar:

Alternativas
Comentários
  • Alguém entendeu o erro da letra a?
  • Menor quantidade de instruções: talvez a característica mais marcante das arquiteturas RISC, seja a de possuir um conjunto de instruções menor(todas também com largura fixa), que as máquinas que possuíam a arquitetura CISC, porém com a mesma capacidade. 

    Com o conjunto de instruções reduzido e cada uma delas tendo suas funções otimizadas, os sistemas possuíam um resultado melhor em questão de desempenho. Em virtude do conjunto reduzido das instruções, acarretavam em programas um pouco mais longos.

    Mesmo assim, o conjunto de instruções de máquina reduzido, possibilitava outras vantagens, que entre elas podemos citar: - Com uma menor quantidade de chips e transistores, conseqüentemente, o especo físico era maior com um custo reduzido;

  •  O erro está logo aqui "...pois um processador RISC exige um conjunto de circuitos mais complexos....."

    Complexos? Não.

    "...
    A arquitetura RISC (Reduced Instruction Set Computer), como o próprio nome já diz, tem como principal objetivo simplificar as instruções de modo que elas possam ser executadas mais rapidamente. Cada instrução executa apenas uma operação, que são todas do mesmo tamanho, tem poucos formatos, e todas as operações aritméticas devem ser executadas entre registradores (dados da memória não podem ser utilizados como operandos). Praticamente todos os conjuntos de instruções (para qualquer arquitetura) lançados desde 1982 têm sido RISC, ou alguma combinação entre RISC e CISC. ...."


    Veja aqui a explicação completa: http://waltercunha.com/blog/index.php/2009/08/30/risc-x-cisc/
  • O erro está em afirmar "Em RISC, a execução dos comandos é mais rápida".
    O RISC é mais rápido para instruções mais simples, diferente do CISC, que é mais rápido para instruções mais complexas.
  • Galera, não viaja nos conceitos de circuito em relação ao CISC não! Os circuitos diz a respeito do hardware e pronto.

    E isso é uma das características  CISC: Hardware, aonde circuitos fazem partes, mais complexo, portanto maior o custo para se construir tais chips.

    Lembre-se: CiSC precisa de hardware mais complexo para executar instruções mais complexas

    Então o erro do da A está em dizer que o RISC tem circuitos complexo e números maiores de transistores ( característica também do CISC) .

    flw.

  • RISC (Reduced Instruction Set Computer): 


    - Acesso à memória somente via load e store

    - Grande número de registros de propósito geral

    - Uso intenso de registradores

    - Frequências mais altas

    - Instruções facilmente decodificáveis e de tamanho fixo

    - Pequeno conjunto de instruções

    - Uso intenso de pipeline

    Executa, em média, uma instrução por ciclo


    CISC (Complex Instruction Set Computer):

    - São mais lentos por executarem instruções mais complexas

    - Os programas são mais curtos e simples

    - Poucos registradores

    - Hardware mais caro e complexo se comparado ao RISC

    - Existe o nível da microprogramação (instrução complexa em simples)

    - Não utiliza ou faz uso moderado de pipeline (instrução de tamanhos variados)


    Processadores híbridos são essencialmente processadores CISC (para cuidar das instruções mais complexas) com núcleo RISC (para cuidar das instruções mais simples).
  • a)Em RISC, a execução dos comandos é mais rápida e isso tem um preço, pois um processador RISC exige um conjunto de circuitos mais complexos e um número maior de transistores. errado - RISC (reduced isnrtuction set) tem codigo mais simplificado com menos instruções e todas elas têm tamanho fixo.

  • Acredito que o erro da letra a) seja em afirmar que que um processador RISC tem circuitos complexos e precisa de mais transistores. Do ponto de vista físico, um processador RISC é bem mais simples que um CISC.

  • Galera, está ocorrendo um erro de interpretação de texto na alternativa "a". Ela não fala do conjunto de instruções, mas sim da parte física do processador. "um processador RISC exige um conjunto de circuitos mais complexos e um número maior de transistores." Tem comentários dando o conceito sobre o conjunto de instruções e não lembrando da parte de hardware. Geralmente as bancas pedem o conjunto de instruções (dados), mas poucas questões falam de hardware, o que confunde muita gente. Esta questão realmente está confusa, eu marcaria a alternativa "c" ou "e". Observe que a questão não pedem nem hardware e nem o conjunto de instruções, o que significa acreditar que podem ser uma (hardware) ou outra (instruções). É bom ficarmos atentos porque podemos encontrar questões de hardware com pegadinhas e precisamos ficar ligados!

  • é INCORRETO afirmar: A

  • Resposta A

    Fonte: Professor Celso - Estratégia Concurso

    Em RISC, a execução das instruções é mais rápida, pois um processador RISC contém um maior número de registradores mais simples, com um menor maior de transistores.

    Se tiver errado, não hesitem em corrigir.

    ------

    Pessoal ativem a notificação, INDICAR PARA COMENTÁRIO, vamos aproveitar, quanto mais respostas/vídeos explicados pelos professores, melhor será para todos.

    ------


ID
319018
Banca
FCC
Órgão
NOSSA CAIXA DESENVOLVIMENTO
Ano
2011
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Considere:

Na incessante busca por aperfeiçoamento tecnológico, a indústria de computadores sempre surgia com inovações. Foi assim com (I) a multiprogramação, (II) o barramento único, (III) o hardware de ponto flutuante e (IV) a tecnologia RISC (Reduced Instruction Set Computer).

No âmbito da arquitetura de computadores, a correta sequência cronológica em que os itens (I), (II), (III) e (IV) se sucederam foi

Alternativas
Comentários
  • Ponto flutuante com certeza foi criado antes de todos. pois é um problema inerente a função computacional. "The UNIVAC 1100/2200 series, introduced in 1962, supported two floating-point formats.". Fonte: http://en.wikipedia.org/wiki/Floating_point
    Só aqui já dá para matar a questão e correr para o abraço.
    "Entre as pesquisas realizadas nessa época, podemos citar a de David Patterson. Juntamente com Carlos Séquin, ele publicou em 1982 um estudo mostrando o desempenho, os parâmetros e elementos de linguagens de alto nível quando compiladas e executadas. Esse artigo descrevia uma nova arquitetura para um processador, propondo solucionar os problemas de desempenho e custo existentes nas arquiteturas complexas vigentes (CISC). Esta arquitetura foi chamada de RISC, porque criava um processador com pequeno conjunto de instruções". Fonte: http://pt.wikipedia.org/wiki/RISC
    Que Deus nos abençoe
  • Unidade de ponto flutuante ou Unidade de Vírgula Flutuante (também abreviado por FPU, do inglês Float Point Unit) é o hardware dedicado a executar operações matemáticas de dados representados em ponto flutuante em umcomputador. Esta unidade pode estar integrada na unidade central de processamento, como acontece na generalidade dos processadores modernos, ou pode ser implementada através de um co-processador matemático externo.
  • III - Hardware de ponto flutuante - 1942 ou antes
    II - Barramento único: 19?? (system bus)
    I - O primeiro computador com multiprogramação foi o Leo III (1961).
    IV - O nome RISC foi criado em 1980-1984 (projeto Berkeley RISC).

    "The first commercial computer with floating-point hardware was Zuse's Z4 computer designed in 1942–1945."
    http://en.wikipedia.org/wiki/Floating_point#History

    "The first computer using a multiprogramming system was the British Leo III owned by J. Lyons and Co.."
    http://en.wikipedia.org/wiki/Multiprogramming#Multiprogramming
    "The first LEO III was completed in 1961."

    "RISC was led by David Patterson (who coined the term RISC) at the University of California, Berkeley between 1980 and 1984."
    http://en.wikipedia.org/wiki/Berkeley_RISC
  • Questão cascuda!! Ter que lembrar datas de criações de tecnologias como barramento único e ponto flutuante é osso. Vamos ter que começar a estudar historia dos computadores para fazer concursos rsss...
  • tá zuando cobrar história dos computadores...quase todo mundo pula essa parte por razões óbvias né kkkk


ID
320737
Banca
CESPE / CEBRASPE
Órgão
INMETRO
Ano
2010
Provas
Disciplina
Arquitetura de Computadores
Assuntos

A respeito das arquiteturas de computadores RISC e CISC, assinale a opção correta

Alternativas
Comentários
  •  PROCESSADORES HÍBRIDOS 

        Após a criação da arquiterura RISC com um menor número de instruções e uma melhor performance,essa arquitetura não foi utilizada puramente.Isso ocorreu porque na época  as empresas investiram bilhões de dólares em softwares que eram executados em arquitetura CISC.

        E como uma possível mudança de arquitetura , CISC para RISC, iria resultar em um disperdício enorme de dinheiro, a Intel fez uma aglomeração das duas arquiteturas, surgindo assim a arquitetura híbrida. As melhorias e inovações trazidas pela arquitetura Híbrida foram as seguintes:

        *Possibilitou uma melhor compatibilidade de software e hardware.

        *Estabilizou o custo das máquinas e software 

        *Ampliou a possibilidade de construção de hardware e software em diferentes linguagens e modos

        *Aumentou a capacidade de processamento  

    http://knol.google.com/k/arquitetura-risc-cisc-e-h%C3%ADbrida#PROCESSADORES_H(C3)(8D)BRIDOS
  • caraca, tinha que escolher a mais correta atualmente?
  •     a) Os computadores que implementam simultaneamente as arquiteturas RISC e CISC dispõem de processadores híbridos: um núcleo RISC executa instruções mais simples, enquanto instruções mais complexas são interpretadas na arquitetura CISC. (correto)

        b) Na arquitetura RISC, é realizada mais de uma instrução em um ciclo de relógio. (Falso. cada instrução é realizada em um a mais ciclos de clock. A unica coisa que se poderia argumentar é: esta arquitetura poderia ser RISC e ainda sim possuir um pipelining, mas mesmo neste cenário, não mais que uma instrução seria terminada por ciclo de clock)

        c) A arquitetura CISC utiliza intensamente microcódigos que interpretam cada micro-operação de uma instrução. (Cada instrução é interpretada por microcódigo)

        d) Para melhoria de desempenho, a arquitetura CISC utiliza o princípio de paralelismo na execução de instrução, de forma a melhor explorar a técnica pipelining. (A técnica de pipelining é a possibilidade de a CPU executar uma instrução em cada um de seus estágios)

        e) A abordagem RISC permite a simplificação de compiladores, uma vez que é mais simples gerar uma sequência de instruções de máquina a partir de instruções semelhantes a comandos de alto nível. (Falso. A arquitetura RISC, exatamente por ser simplificada, deixa a obrigação de lidar com instruções mais complexas com o compilador)
  • Acho a questão muito controversa, vou bater ponto a ponto.
    a) Os computadores que implementam simultaneamente as arquiteturas RISC e CISC dispõem de processadores híbridos: um núcleo RISC executa instruções mais simples, enquanto instruções mais complexas são interpretadas na arquitetura CISC.  - OK, processadores Intel utilizam esse tipo de organização.
    b) Na arquitetura RISC, é realizada mais de uma instrução em um ciclo de relógio - Errada. Esse é um dos princípios e objetivo da arquitetura RISC. Isso, porém, não é fato na prática. Há processadores que se aproximam muito dessa taxa, mas, de fato, a maioria dos RISCs não tem como garantir essa taxa de 1:1 (ainda).
    c) A arquitetura CISC utiliza intensamente microcódigos que interpretam cada micro-operação de uma instrução.- Talvez? A redação é confusa, mas é sabido que CISC utiliza (intensamente) microcódigos, implementado por software. As instruções são transformadas em microinstruções e interpretadas pelo microcódigo (talvez ai o erro).
    d) Para melhoria de desempenho, a arquitetura CISC utiliza o princípio de paralelismo na execução de instrução, de forma a melhor explorar a técnica pipelining. - OK. O paralelismo a nível de instrução é possível tanto em máquinas RISC quanto CISC. Pipelining é uma forma de pseudo-paralelismo (pois é apenas uma "simulação") no nível de instrução. Fortemente utilizado em RISC (para atingir o que tá no item b) e em CISC. Processadores Intel (CISC) possuíam 14 estágios de pipelining e utilizavam a técnica conhecida por superpipelining.
    e) A abordagem RISC permite a simplificação de compiladores, uma vez que é mais simples gerar uma sequência de instruções de máquina a partir de instruções semelhantes a comandos de alto nível.- Errada. RISC aumenta a complexidade dos compiladores, devido às suas instruções muito simples. Também está errada ao dizer que assemelha a comandos alto nível, pelo contrário, são instruções simplificadas, bem proximas de hardware, ou seja, baixo nível.
  • A explicação do Yuri ficou confusa.
    Ele afirma q esta errado afirmar q na arquitetura RISC há mais de uma instrução em um ciclo de relógio.
    E no comentario da letra D, afirma q o pipeline eh fortemente utilizado no RISC para atingir o que tá no item b, ou seja,
    a realizacao de mais de uma instrução em um ciclo de relógio.
    Afinal, Yuri, o q vc quis dizer?

ID
324460
Banca
CESPE / CEBRASPE
Órgão
FUB
Ano
2011
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Com relação às funções das diferentes partes que integram a
unidade central de processamento de microprocessadores, julgue os
seguintes itens.

O gerador de clock, presente na unidade de controle, possibilita o funcionamento síncrono do microprocessador, indicando os instantes em que cada etapa da execução de uma instrução deve ocorrer.

Alternativas
Comentários

  • Existem dois tipos de clocks: o clock interno e o clock externo. O clock interno é aquele que regula a frequência de trabalho do microprocessador; o clock externo regula a frequência da placa mãe e dos periféricos
     
     
    Em um computador, todas as atividades necessitam de sincronização. O clock interno (ou apenas clock) serve justamente a este fim, ou seja, basicamente, atua como um sinal para sincronismo. Quando os dispositivos do computador recebem o sinal de executar suas atividades, dá-se a esse acontecimento o nome de "pulso de clock". Em cada pulso, os dispositivos executam suas tarefas, param e vão para o próximo ciclo de clock.

ID
324466
Banca
CESPE / CEBRASPE
Órgão
FUB
Ano
2011
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Com relação às funções das diferentes partes que integram a
unidade central de processamento de microprocessadores, julgue os
seguintes itens.

Em geral, o resultado de uma operação executada pela unidade lógica e aritmética é armazenado no acumulador.

Alternativas
Comentários
  • A Unidade lógica e aritmética (ULA) ou em inglês Arithmetic Logic Unit (ALU) é a unidade do processador (Central Processing Unit, ou simplesmente CPU), que realmente executa as operações aritméticas e lógicas referenciadas pelos opcodes.

    É na verdade, uma "grande calculadora eletrônica" do tipo desenvolvido durante a II Guerra Mundial, e sua tecnologia já estava disponível quando os primeiros computadores modernos foram construídos.

    A ULA executa as principais operações lógicas e aritméticas do computador. Ela soma, subtrai, divide, determina se um número é positivo ou negativo ou se é zero. Além de executar funções aritméticas, uma ULA deve ser capaz de determinar se uma quantidade é menor ou maior que outra e quando quantidades são iguais. A ULA pode executar funções lógicas com letras e com números.

    Resumindo

    -A ULA executa operações aritméticas comuns.

    -Também toma decisões lógicas, resolvendo sintaxes lógicas em uma programação.
     

    Acumulador

    O acumulador (A) é um registrador de memória intermediana que armazena respostas intermediarias durante um processamento no computador.
  • Ilustrando o comentário anterior, segue o modelo da máquina de Von Neumann:

ID
324472
Banca
CESPE / CEBRASPE
Órgão
FUB
Ano
2011
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Acerca das características e operações de microprocessadores,
julgue os itens que se seguem.

Supondo-se que o microprocessador de um computador possua clock de 2 GHz e que o acesso à memória desse computador tome dois ciclos, é correto afirmar que o microprocessador poderá executar até um bilhão de acessos à memória por segundo.

Alternativas
Comentários
  • T = 1/F.
    T = 1/2.109 = 5.10-10 segundos.
    Dois ciclos = 2 x 5.10-10  segundos = 1.10-9 = 1 nanosegundo.
    1 acesso a memória = 1 nanosegundo.
    um bilhão de acessos = 1 segundo.
  • Item CORRETO
    2 GHz = 2 X 109 , ou seja, 2 X 1.000.000.000 (um bilhão) = 2.000.000.000 de ciclo por segundo, se o acesso à memoria leva dois ciclos, quantos acessos por segundo consigo fazer nessa memória? É só dividir 2.000.000.000 por 2 = 1.000.000.000 (um bilhão), bem simples sem mistério. A dificuldade dessa questão é saber  o quanto equivale o GHz.



  • Usei o mesmo raciocinio do ximenes. Bom comentario colega

ID
328594
Banca
FUNIVERSA
Órgão
SEPLAG-DF
Ano
2010
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Com base nos conceitos de arquitetura de computadores e nas diferenças e semelhanças entre processadores RISC e CISC, é correto afirmar que

Alternativas
Comentários
  • PowerPC, MIPS, SPARC ➜ RISC

    .

    .

    .

    At.te

    Foco na missão 


ID
330784
Banca
CESPE / CEBRASPE
Órgão
TRT - 21ª Região (RN)
Ano
2010
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Com relação a arquitetura e dispositivos de entrada e saída de
computadores digitais, julgue os próximos itens.

Como as arquiteturas CISC apresentam uma estrutura mais simples e com número de instruções muito menor que as arquiteturas RISC, e como as estruturas das instruções CISC são muito mais simples, as arquiteturas CISC são muito mais adequadas para a implementação de técnicas de pipeline do que as arquiteturas RISC. Por isso, a tendência dos computadores modernos é optar cada vez mais pelas arquiteturas CISC do que pelas arquiteturas RISC.

Alternativas
Comentários
  • Como as arquiteturas CISC apresentam uma estrutura mais simples e com número de instruções muito menor que as arquiteturas RISC [...]

    o início da questão ja detona tudo, pois o enunciado acima está completamente ERRADO. em vdd, cisc eh estrutura complexa!

  • A questão inverteu os conceitos...


ID
332770
Banca
CESPE / CEBRASPE
Órgão
Correios
Ano
2011
Provas
Disciplina
Arquitetura de Computadores
Assuntos

A respeito de organização e arquitetura de computadores, julgue os itens subsecutivos.

Um processador com arquitetura RISC (reduced instruction set computer) possui poucas instruções de máquina, que são executadas diretamente pelo hardware, para que ocorram em alta velocidade. Os processadores CISC (complex instruction set computers) possuem instruções complexas que são executadas por microprogramas.

Alternativas
Comentários
  • Risc:
    Favorece um conjunto simples e pequeno de instruções.
    Não tem micro-programação
    Podem trabalhar com clock mais elevado
    Executam instruções muita mais rapidamente que o CISC.
    Número de instruções limitadas
    Uso intenso de pipeline

    CISC
    Capazes de executar centenas de instruções complexas diferentes
    Contém microprogramação
    Reduz o tamanho do código executável.
  • Cisc
    - Menos linhas de código.
    - contém microporgramação
    - uso de um ou dois operandos
    - multiplos modos de endereçamento de memória
    - instrução com largura variável
    - vários ciclos para execução da instrução
    - poucos registradores (de 6 a 16)
    - fracamento paralelizado e complexidade no código
     

    Risc
    • Acesso à memória somente via load e store.  Operandos em registradores.
    • Todas as outras operações são do tipo registro-registro.
    • Grande número de registradores de propósito geral e poucos registros de propósito específico. Uso intenso de registradores.
    • Admite frequências mais altas.
    • Formato de instrução facilmente descodificável e de tamanho fixo
    • Pequeno conjunto de instruções de formato simples (dezenas)
    • Exige mais espaço na memória e programação mais difícil.
    • Complexidade reside no compilador
    • Uso intenso de pipeline
    • Redução do tamanho do CPI (cicles per instruction) , em troca de maior tamanho do código
    • Executa, em média, uma instrução por ciclo.   

  • Os computadores atuais, possuem processadores com arquitetura mista, usam tanto

    a CISC como a RISC nas suas instruções

    CISC = complexo e versátil. RISC = reduzido e veloz.

  • Essa dava pra desenrolar no ingrêis


ID
348397
Banca
FUNCAB
Órgão
SEMARH-GO
Ano
2010
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Uma característica da arquitetura RISC é:

Alternativas
Comentários
  • GAB LETRA "D"

    de fato a arquitetura risc possui um conjunto de instrução simpes, como o próprio nome diz. porem, fiquei sem entender o erro da letra "b", já que a arquitetura risc possui uso intensivo do pipeline.


ID
348799
Banca
FGV
Órgão
CODESP-SP
Ano
2010
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Se CISC é a sigla que significa Complex Instruction Set Computing, RISC tem por significado Reduced Instruction Set Computing e constituem as arquiteturas dos computadores atuais. Uma técnica é fundamental para o desempenho de máquinas RISC, descrita a seguir:

I. O hardware processa mais de uma instrução de cada vez.

II. O hardware não espera o término de uma instrução para executar outra.

III. Num computador CISC típico, existem basicamente quatro fases para a execução: busca, decodificação, execução e escrita. Num RISC, existem as mesmas fases, só que executadas em paralelo. Uma fase não precisa esperar a outra terminar, para que ela se inicie. Esse procedimento não diminui o tempo de execução da tarefa, mas melhora o processamento global.

Essa técnica é denominada

Alternativas
Comentários
  • Pipeline é uma técnica de hardware que permite que a CPU realize a busca de uma ou mais instruções além da próxima a ser executada. Estas instruções são colocadas em uma fila de memória dentro do processador (CPU) onde aguardam o momento de serem executadas, só poderá começar quando a outra instrução acabar só assim da seqüência ao procedimento.

     

    Em resumo, é o processo pelo qual uma instrução de processamento é subdivida em etapas, uma vez que cada uma destas etapas é executada por uma porção especializada da CPU, podendo colocar mais de uma instrução em execução simultânea. Isto traz um uso mais racional da capacidade computacional com ganho substancial de velocidade. Entre os problemas enfrentados estão a dependência de instruções anteriores e desvios que dificultam o processo, bem como a diferença de complexidade de instruções que fazem com que as mesmas possam levar um tempo variável para execução.

    A técnica de pipeline é utilizada para acelerar a velocidade de operação da CPU, uma vez que a próxima instrução a ser executada está normalmente armazenada dentro da CPU e não precisa ser buscada da memória, normalmente muito mais lenta que a CPU.

  • A Arquetetura RISC (Reduced Instruction Set Computer) , computador com conjunto reduzido de instruções1, possui as seguintes características:
    - Menor quantidade de instruções e tamanho fixo.
    - Execução otimizada de chamada de funções.
    - Menor quantidade de modos de endereçamento.
    - Modo de execução em Pipelining.

    Uma das características mais relevantes da arquitetura RISC é o uso altamente produtivo de pipelining (linha de montagem), que é uma técnica que funciona mais efetivamente quando as instruções são todas bastante semelhantes, pelo menos no que se refere ao seu formato e complexidade. O pipelining se caracteriza pela execução dos ciclos de instrução2 de forma concorrente, acelerando o término progressivo das instruções. A UCP (Unidade Central de Processamento), nesse caso, se divide em várias partes funcionais distintas (estágios), cada uma correspondendo a uma atividade.

    1Instrução de Máquina: é a formalização de uma operação básica  (ou primitiva) que o hardware é capaz de realizar, ou seja, é o tipo de operação que o processador pode realizar (somar, subtrair, mover dados, transferir valor para um dispositivo de saída, etc)
    - Uma instrução de máquina  é um grupo de bits que indica ao processador uma operação ou ação que ele deve realizar.

    2 Ciclo de instrução são as etapas requeridas para o processador completar a execução de uma instrução de máquina. O ciclo de instrução é dividido em duas etapas: ciclo de busca e ciclo de execução. Abaixo um diagrama com as etapas do ciclo de instrução.

    Fonte: MONTEIRO, MARIO A. Introdução à Orgainzação de Computadores. 4. Ed. Rio de Janeiro: LTC, 2002. 498 p.
  • Letra B

    A parte mais importante do enunciado e que muitos costumam confundi...

    "...Esse procedimento não diminui o tempo de execução da tarefa, mas melhora o processamento global."

    Guarde isso! No pipeline, a execução em paralelo dá a impressão de a tarefa ser executada em menos tempo, mas isso não é verdade... o tempo de execução da tarefa continua sendo o mesmo... o que acontece é uma melhora significativa no "Throughput"!

  • O que é pipelining?

    A unidade central de processamento (CPU) de um hardware permite a realização de buscas de instruções além da próxima que será executada, estas buscas de instruções são organizadas em uma fila de memória dentro da CPU e essa técnica é chamada pipeline.

    Assim a técnica permite que a CPU seja capaz de processar simultaneamente em um único ciclo, várias instruções e adquire um ganho de velocidade no processamento, fazendo dessa sua principal característica

    Permite que o hardware processe mais de uma instrução de cada vez e que não espere o término de uma instrução para executar outra


ID
370651
Banca
FCC
Órgão
TCE-GO
Ano
2009
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Em relação às arquiteturas de computadores RISC e CISC, considere:

I. Muitos registros de uso genérico.

II. Instruções de tamanho variável.

III. Modos de endereçamento complexos permitem que muitos endereços possam ser calculados pelo hardware.

IV. Operações complexas conseguidas à custa de operações simples.

As características contidas em I, II, III e IV referem- se, correta e respectivamente, a

Alternativas
Comentários
  • I. Muitos registros de uso genérico. RISC, tá estranho, mas sendo FCC é normal, se muitos registros é RISC pois CISC é só um conjunto de registradores.

    II. Instruções de tamanho variável. CISC, para lembrar é associar a uma mulher. RISC é o homem, CISC é a mulher. Mulheres tem um humor variável... são complexas... faça essa associação que dará certo.

    III. Modos de endereçamento complexos permitem que muitos endereços possam ser calculados pelo hardware. CISC falou em complexo falou em CISC, com c de complexo, mas as mulheres continua valendo.
    IV. Operações complexas conseguidas à custa de operações simples. RISC apesar dessa viajada da FCC, o que estão querendo dizer é que para realizar uma operação complexa o RISC usa instruções simples, mas usaram a mesma palavra. Isso vale para o Homem também nós resolvemos coisas complexas de forma simples sem enrolação.

  • c)RISC, CISC, CISC e RISC.

    RISC (reduced instruction set) da destaque ao software e usa instruções mais simples. Porque consegue executar uma instrução por clock, pipelining é possivel. Instrução é register-to-register

    CISC - (complex instruction set)- enfase no hardware - usa instruções complexas com vaiors ciclos de clock. Instrução é memory-to-memory (CISC tem poucos registers, usando memoria principal para manusear instruções. Os registers do CISC são especificos para algumas funções. Os do RISC sao genericos e mais numerosos

  • I. Muitos registros de uso genérico.

     

    Lembrando que a palavra registros também é utilizada em questões como sinônimo de registradores.

     

    Ano: 2011 Banca: CESPE Órgão: TRE-ES Prova: Técnico - Operação de Computadores

    A CPU contém internamente uma memória de alta velocidade para o armazenamento de valores intermediários ou informação de comando. Essa memória é composta por registradores (ou registros), e cada registro possui uma função própria.

    Resposta: Certo

  • RISC - Reduced Instruction Set Computer

    - Acesso à memória somente via load e store. Operando em registradores
    - Grande número de registros de propósito geral e poucos registros de propósito específico
    - Admite frequências mais altas
    - Uso intenso de pipeline
    - Executa, em média, uma instrução por ciclo

    - Menor ciclo de clock

     

    CISC - Complex Instruction Set Computer

    - São mais lentos por executarem instruções mais complexas
    - Programas mais curtos e mais simples
    - Poucos registradores, obrigando a realizar mais referências à memória
    - Hardware mais caro e complexo se comparado ao RISC
    - Exige o nível da micro programação
    - Não utiliza ou faz uso moderado de pipeline

     

    Fonte: Itinerante


ID
392188
Banca
Aeronáutica
Órgão
CIAAR
Ano
2009
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Relacione as colunas e, depois assinale a sequência correta nas opções abaixo. Alguns números poderão ser utilizados mais de uma vez e outros poderão não ser usados.

1. Arquitetura RISC
2. Arquitetura CISC

( ) Instruções executadas por microcódigos.
( ) Arquitetura com poucos registradores.
( ) Muito uso de técnica de pipelining.
( ) Arquitetura com muitos registradores.
( ) Instruções com diversos formatos.

Alternativas
Comentários
  • B

    2 – 2 – 1 – 1 – 2.

  • CISC

    Arquitetura com poucos registradores ou unicos.

    Instruções executadas por microcódigos.

    Instruções com diversos formatos ou formato variavel

    RISC

    Uso intenso de pipeline

    muitos registradores.

    Instrução com formato fixo

    Gabarito b 2 – 2 – 1 – 1 – 2.

    Fonte: Tanenbaum


ID
398038
Banca
CESPE / CEBRASPE
Órgão
Correios
Ano
2011
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Acerca de arquitetura e hardware de computadores, julgue os itens
a seguir.

As instruções CISC são mais simples que as instruções RISC, por isso, os compiladores para máquinas CISC são mais complexos, visto que precisam compensar a simplificação presente nas instruções. Entretanto, se for usado pipeline, a complexidade do compilador CISC é reduzida, pois a arquitetura pipeline evita a necessidade de reordenação inteligente de instruções.

Alternativas
Comentários
  • As instruções CISC são mais simples complexas que as instruções RISC, por isso, os compiladores para máquinas CISC são mais complexos, visto que precisam compensar a simplificação presente nas instruções. Entretanto, se for usado pipeline, a complexidade do compilador CISC é reduzida, pois a arquitetura pipeline evita a necessidade de reordenação inteligente de instruções.
  • Eu acredito que a primeira parte da afirmação está certa. De fato, as instruções CISC são mais simples. O exemplo clássico dado em tudo quanto é livro é que você pode muito bem dar uma instrução de multiplicar para uma arquitetura CISC (uma simples instrução de "vezes")...Ao passo que, para implementar esta mesma instrução em RISC, deverá fazê-la por inúmeras parcelas de soma (tornando-se uma instrução mais complexa, mais longa).

    Acho que erro se dá na segunda parte onde ele diz que o pipeline não precisa de reordenação inteligente nas instruções. Posso estar errado, mas acredito que o Pipeline sempre irá precisar de uma ordenação inteligente das instruções. Do contrário, irá causar muitos desvios, esvaziamentos no pipe, etc...O que degrada o desempenho.

  • O seu pensamento não está correto, pq a questão não perguntou de uma instrução específica, nem se referiu aos computadores modernos, ela se focou apenas no conceito e se vc for ver conceitualmente uma das diferenças entre elas é q as intruções do CISC são sim mais COMPLEXAS q as do RISC.
    Tem q tomar cuidado com esse tipo de pensamento em questões do CESPE pq as vezes vc pode ser penalizado por saber demais ou não saber interpretar o q o examinador quer q vc saiba.
  • Acredito que a Cespe foi bem camarada nessa questão por que ela "errou" todas as assertivas deixando a questão um pouco menos dificil

    As instruções CISC são mais simples que as instruções RISC, ...
    INSTRUÇÕES
    CISC - Muitas, complexas e de tamanhos variados
    RISC-poucas ,simples e de mesmo tamanho

    ...por isso, os compiladores para máquinas CISC são mais complexos,  visto que precisam compensar a simplificação presente nas instruções...
    Complexidade
    CISC - No código
    RISC - No compilador

     ...Entretanto, se for usado pipeline, a complexidade do compilador CISC é reduzida, pois a arquitetura pipeline evita a necessidade de reordenação inteligente de instruções.
    Uso de pipeling
    CISC moderado,quase inexistente
    RISC intenso
  • RISC CISC
    Múltiplos conjuntos de registradores, muitas vezes superando 256 Único conjunto de registradores, tipicamente entre 6 e 16 registradores
    Três operandos de registradores permitidos por instrução (por ex., add R1, R2, R3) Um ou dois operandos de registradores permitidos por instrução (por ex., add R1, R2)
    Passagem eficiente de parâmetros por registradores no chip (processador) Passagem de parâmetros ineficiente através da memória
    Instruções de um único ciclo (ex. load e store) Instruções de múltiplos ciclos
    Controle hardwired (embutido no hardware) Controle microprogramado
    Altamente paralelizado (pipelined) Fracamente paralelizado
    Instruções simples e em número reduzido Muitas instruções complexas
    Instruções de tamanho fixo Instruções de tamanho variável
    Complexidade no compilador Complexidade no código
    Apenas instruções load e store podem acessar a memória Muitas instruções podem acessar a memória
    Poucos modos de endereçamento Muitos modos de endereçamento
  • Parei de ler em "As instruções CISC são mais simples que as instruções RISC...".
  • a questão já começa falando besteira, nem terminei de ler. parei de ler em "As instruções CISC são mais simples que as instruções RISC"

  • As instruções CISC são mais simples que as instruções RISC...

    Nem foi preciso terminar de ler a questão.

    Deveria ser o contrário: As instruções RISC são mais simples que as instruções CISC. 

    Questão errada!

  • As instruções CISC são mais simples que as instruções RISC...


ID
398041
Banca
CESPE / CEBRASPE
Órgão
Correios
Ano
2011
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Acerca de arquitetura e hardware de computadores, julgue os itens
a seguir.

As características da arquitetura RISC são o uso preferencial de microprogramação, em vez de hardwiring, para controlar o microprocessador e o uso de um grande número de instruções.

Alternativas
Comentários
  • A arquitetura RISC evita o uso de microprogramação.
  • Ja dizia o KAIKAO(O Kiko, do Chaves), eh exatamente assim, so que tudo ao contrario.
    Pipeline ocorre com mais facilidade em RISC, q sao estruturas mais homogeneas. O uso de pipeline permite a execução simultanea das etapas de instruções diferentes(enquanto uma eh buscada, a outra entra no estagio de executando, por exemplo).
  • Este conceito se aplica a arquitetura CISC


    CISC (sigla para Complex Instruction Set Computer, ou, em uma tradução literal, "Computador com um Conjunto Complexo de Instruções"): é uma linha de arquitetura de processadores capaz de executar centenas de instruções complexas diferentes sendo, assim, extremamente versátil. Exemplos de processadores CISC são os 386 e os 486 da Intel.

    Os processadores baseados na computação de conjunto de instruções complexas contêm uma microprogramação, ou seja, um conjunto de códigos de instruções que são gravados no processador, permitindo-lhe receber as instruções dos programas e executá-las, utilizando as instruções contidas na sua microprogramação. Seria como quebrar estas instruções, já em baixo nível, em diversas instruções mais próximas do hardware (as instruções contidas no microcódigo do processador). Como característica marcante esta arquitetura contém um conjunto grande de instruções, a maioria deles em um elevado grau de complexidade.

    Examinando do ponto de vista um pouco mais prático, a vantagem da arquitetura CISC é que já temos muitas das instruções guardadas no próprio processador, o que facilita o trabalho dos programadores de linguagem de máquina; disponibilizando, assim, praticamente todas as instruções que serão usadas em seus programas. Os processadores CISC têm a vantagem de reduzir o tamanho do código executável por já possuirem muito do código comum em vários programas, em forma de uma única instrução.

    Porém, do ponto de vista da performance, os CISC's têm algumas desvantagens em relação aos RISC's, entre elas a impossibilidade de se alterar alguma instrução composta para se melhorar a performance. O código equivalente às instruções compostas do CISC pode ser escrito nos RISC's da forma desejada, usando um conjunto de instruções simples, da maneira que mais se adequar. Sendo assim, existe uma disputa entre tamanho do código X desempenho.

  • Errada,
    Risc faz uso do "hardwring", (o que torna a arquitetura mais rápida) sendo a microprogramação uma características da arquitera Cisc.
    Risc dispõe de um "número reduzido de instruções" o que torna a programção mais difícil, pois o desenvolvedor terá que juntar poucas instruções para atingir seu objetivo, enquanto na Cisc devido ao "grande número e a comlexidade das instruções" isso poderia ser feito com apenas 1 instrução.
  • Senhores: Parei de ler a questão quando se menciona:"As características da arquitetura RISC são o uso preferencial de microprogramação, em vez de hardwiring".....acho que bastou isso para saber que estava ERRRRRRRAAADDDAAAA!!!!

ID
398044
Banca
CESPE / CEBRASPE
Órgão
Correios
Ano
2011
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Acerca de arquitetura e hardware de computadores, julgue os itens
a seguir.

A técnica denominada pipeline é mais facilmente implementada nas arquiteturas CISC, em razão de essas terem, em comparação com as arquiteturas RISC, instruções com estrutura mais homogênea. Essa técnica não permite que instruções diferentes sejam executadas simultaneamente.

Alternativas
Comentários
  • Na verdade pipeline é mais facilmente implementada na arquitetura RISC e não na CISC.

    RISC       *  redução do tempo média de execução das instruções de máquina.      *  número de ciclos por instrução diminui.      *  número de instruções executadas por ciclo aumenta.      *  uma nova instrução é buscada a cada ciclo      *  otimização do compilador é preferida ao invés do hardware     *  Load/Store(registrador a registrador)     *  com pouca ou nenhuma microprogramação     *  Utilização e organização em pipeline     *  Utilização de memória cache muitos registradores

    http://www.poliparatodos.poli.usp.br/modulos/17/paginas/html4/Arquitetura%20CISC%20e%20RISC.pdf  
  • Complementando...

    O outro erro da questão está em afirmar que o pipeline não permite que instruções diferentes sejam executadas simultaneamente, pois o objetivo do pipeline é justamente este: conseguir o parelelismo, ou seja, emitir múltiplas instruções em um mesmo ciclo de relógio. Para conseguir esse paralelismo o pipeline cria estágios (ou unidades) que são responsáveis por diferentes tarefas. Por exemplo, enquanto um estágio S1 está buscando uma instrução na memória, o estágio S2 pode está decodificando uma instrução diferente e outro estágio, por exemplo S3, pode está buscando os operandos para outra instrução diferente das duas anteriores (tudo isso em um mesmo ciclo de relógio).
  • Parei de ler quando li: "A técnica denominada pipeline é mais facilmente implementada nas arquiteturas CISC...". Na verdade em RISC, né?

  • Corrigindo a assertiva...

    A técnica denominada pipeline é mais facilmente implementada nas arquiteturas RISC, em razão de essas terem, em comparação com as arquiteturas CISC, instruções com estrutura mais homogênea. Essa técnica PERMITE que instruções diferentes sejam executadas simultaneamente.


ID
441334
Banca
FCC
Órgão
TRE-AP
Ano
2011
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Considere:

I. Acesso à memória limitado a instruções de carga e armazenamento (load e store).
II. Formato de instrução facilmente descodificável e de tamanho fixo.
III. Execução de instruções em um único ciclo de clock.

I, II e III referem-se às características

Alternativas
Comentários
  • BIOS - Basic Input Output System
    Quando ligamos o computador o sistema operacional ainda não está carregado pois está no disco e o processador precisa de instruções de como carregar o sistema, mas ele não sabe como. Para isso serve a BIOS que é um programa de computador gravado em memória permanente- embora já vi a FCC dizendo que é um chip . Além disso a BIOS também testa os componentes físicos do computador, reconhecendo mouse, teclado...


    EPROM - Memória Programavel e Apagável de Somente Leitura.
    É não-volatil, não precisa de energia para manter os dados ( como a memória CMOS usada pela BIOS que precisa de bateria ). É apagável com luz ultravioleta.

    Programa Montador
    O compilador transforma uma linguagem alto-nível em uma linguagem de montagem, que é a representação mnemonica das instruções de máquina (opcodes), então o montador pega essa representação e transforma na linguagem de máquina em si.
    Um exemplo de montador é o NASM, do Linux.

    Os processadores RISC e CISC tem algumas diferenças
    Os processadores CISC possuem instruções mais complexas ( Complex Instruction Set Computer ). Para executar essas instruções complexas no hardware é preciso fazer uso de interpretação, isto é, fazer parte disso em software.
    Já os processadores RISC ( Reduced Intruction Set Computer ) não usam interpretação, todas as instruções são executadas em hardware, porém são mais simples, de forma que é necessário um conjunto maior de instruções para executar algo que poderia ser executado em uma única instrução CISC. Porém como todas as intruções do RISC são executadas em um único ciclo de CLOCK, então espera-se um ganho de desempenho em relação ao CISC, cujas intruções podem requerer vários ciclos de clock.

    Princípios dos Processadores RISC

    1 - Todas as intruções são executadas diretamente pelo hardware
    2 - Maximize a taxa de execução de instruções
    3 - Instruções fáceis de decodificar
    4 - Somente LOAD e STORE acessam a memória, por isso precisamos de muitos registradores para armazenar os operandos das intruções.
  • Renegado, excelente comentário, mas qual é a fonte para que tenhamos maiores detalhes?
  • Complemento com fonte.

    Segundo Stallings(2003,p.495),"Embora tenham sido adotadas diversas abordagens diferentes para arquiteturas com um conjunto reduzido de instruções (RISC), certas características são comuns a todas elas:

    - Uma instrução por ciclo; (III)

    -Operações de registrador para registrador;(I)

    -Modos de endereçamento simples;

    -Formatos de instruções simples.(II)"

    Bibliografia:

    ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES-WILLIAM STALLIGS-5 EDIÇÃO


ID
533881
Banca
ESAF
Órgão
CVM
Ano
2010
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Nas questões de n. 2 a 9, assinale a opção correta.

Alternativas
Comentários
  • Microprogramação: conjunto de código de instrução que são gravados no processador, permitindo-lhes receber as instruções dos programas e excutá-los, utilizando as instruções contidas na microprogramação.
  • CISC (Complex Instruction Set Computer)
    •São mais lentos por executarem instruções mais complexas
    •Programas mais curtos e mais simples
    •Poucos registradores, obrigando a realizar mais referências à memória.
    •Simplificação de compiladores em troca alto número de instruções complexas e de vários formatos (micro código).
    •Hardware mais caro e complexo se comparado ao RISC
    •Impossibilidade de se alterar alguma instrução composta
    •Existe o nível da micro programação
    •Instruções guardadas no processador, facilitando a vida dos programadores

    •Não utiliza ou faz uso moderado de pipeline
  • Microprogramação
     
    Em máquinas RISC, um programa é executado diretamente pelo hardware. Já em CISC os microprogramas definem a linguagem de máquina de cada computador.

    Os microprogramas definem a linguagem de máquina de cada computador. Uma máquina possui, aproximdamente, 25 microinstruções básicas , que são interpretadas pelos circuitos eletrônicos.

     

ID
599767
Banca
CESGRANRIO
Órgão
Petrobras
Ano
2011
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Considerados o limiar entre o hardware e o software de uma máquina, os Modelos de Conjuntos de Instruções especificam

Alternativas
Comentários
  • A letra A apresenta o erro que não se refere ao número de operandos de suas instruções e  sim apenas ao número de instruções.
  • Conjunto de instruções (tradução de instruction set) são as operações que um processador, microprocessador, microcontrolador, CPU ou outros periféricos programáveis suporta, fornece ou disponibiliza para o programador, ou seja, é a representação em mnemônicos do código de máquina, com a finalidade de facilitar o acesso ao componente.

    Cada componente possui o seu próprio conjunto de instruções, que é fornecido pelo fabricante, que também costuma fornecer ou disponibilizar um montador assembly, que transforma o conjunto de instruções em código de máquina para ser utilizado pelo componente.

    No caso dos processadores, quando o conjunto de instruções for reduzido leva-o a ter o nome de RISC e se forem complexas o nome de CISC.

     


ID
608329
Banca
IADES
Órgão
PG-DF
Ano
2011
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Os microprocessadores fabricados nas últimas décadas foram projetados com capacidades de processamento de palavras de 8, 16, 32 ou 64 bits. Assinale a alternativa que apresenta a capacidade de processamento e transferência de dados desses microprocessadores.

Alternativas
Comentários
  • Um processador de 64bits possui necessariamente registradores de 64bits, e pode ou não ter um barramento de 64bits. O número de linhas do barramento de endereços de um processador é que define a sua capacidade de endereçamento e não tem obrigatoriamente uma relação direta com o número de bits que processa.

    Resumo:

    número de bits do processador
    <=é igual a => dimensão dos registradores internos do processador <=pode ser igual ao=> número de linhas do barramento
  • Até onde sei, o tamanho da palavra de um computador refere-se única e exclusivamente à quantidade de bits que a Unidade Lógica e Aritmética pode manipular de uma única vez, ou seja, o tamanho dos registradores de dados. Quanto ao tamanho do barramento de dados, espera-se que, no mínimo, que seja do mesmo tamanho da palavra, a fim de transferir um dado completo por vez. Nada impede, porém, que este barramento tenha tamanho inferior ou superior ao tamanho da palavra. Esse fato não desclassificaria um processador de 64 bits. Achei uma forçada de barra nessa questão.
  • LETRA A

    A) Barramento
    [editar]

    Quando se classifica um processador como sendo de 4, 8, 16, 32 ou 64 bits, referimo-nos à dimensão dos seus registradores internos. Tradicionalmente, o número de bits dos registradores do processador é o mesmo que o número de linhas do barramento de dados. Assim, o 8088 e o 80188 são ambos processadores de 16 bits, porque apesar de terem um barramento de dados de 8 bits, têm os registradores internos com 16 bits, tal como os seus equivalentes 8086 e 80186 respectivamente. O número de linhas do barramento de endereços de um processador é que define a sua capacidade de endereçamento e não tem relação com o número de bits que processa.

    B) 8
     bits é referência aos processadores de 8 bits.1 Eles normalmente utilizam um barramento de dados de 8 bits e um barramento de endereço de 16 bit, o que significa que o espaço de endereçamento é de 64 KB.

    C) 
    16 bits é uma referência à geração de computadores construídos com processadores de 16 bits. Ele descreve o tamanho da "palavra" utilizada para representar inteiros, endereço de memória e outros tipos de dado que são na maioria constituídos de 16 bits (2 octetos). O termo define também a arquitetura da CPU e da ULA. Um processador de 16 bits é capaz de acessar uma memória de até 64 KB.1

    D
    O Windows 64 bits é capaz de rodar a maioria dos programas desenvolvidos para 32 bits (uma exceção são os antivírus), assim como o Windows 32 bits também roda programas desenvolvidos para 16 bits. No entanto, o Windows 64 não é capaz de executar programas em 16 bits, mesmo em modo de compatibilidade. Ou seja, quem utiliza programas antigos pode perder a sua compatibilidade ao adquirir versão 64 bits.
    Para manter a compatibilidade com programas de 32 bits, que são os mais usados atualmente,foi criada a extensão "x86-64" fazendo com que os processadores de 64 bits normalmente simulam o processamento de 32 bits a menos que estejam rodando programas especificamente construídos para funcionar em 64 bits.



  • Olha, só PC ruim hj em dia tem registrador de 64 bits. É tudo 128 bits pra cima. Como a Rita disse, forçou a barra.


ID
613054
Banca
CESPE / CEBRASPE
Órgão
BRB
Ano
2011
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Com relação aos conceitos de arquitetura de computadores, julgue
os itens a seguir.

Geralmente, as máquinas CISC utilizam os registradores da CPU para o armazenamento dos parâmetros e das variáveis em chamadas de rotinas e funções.

Alternativas
Comentários
  • CISC (Complex Instruction Set Computer) é uma arquitetura de CPU microprogramada, ou seja, há um conjunto de código que é executado internamente ná CPU para cada instrução de máquina. O armazenamento de parâmetros das rotinas e funções fica sempre ná área de memória principal denominada heap (pilha), não importando se a CPU é CISC ou RISC
  •  As máquinas RISC utilizam os registradores da UCP (em maior quantidade que os processadores CISC) para armazenar parâmetros e variáveis em chamadas de rotinas e funções. Os processadores CISC usam mais a memória para a tarefa. 
  • Creio que o erro da questão está em dizer que "Geralmente, as máquinas CISC...", imagino que o certo seria "Geralmente, as máquinas RISC"..., uma vez que as máquinas RISC utilizam os registradores da UCP em maior quantidade que os processadores CISC para armazenar parâmetros e variáveis em chamadas de rotinas e funções. Os processadores CISC usam mais a memória para a tarefa. 

    fonte:http://br.groups.yahoo.com/group/timasters/message/127266 TIMASTERS
    http://estudeparaconcursos.blogspot.com.br/2012/02/arquitetura-de-computadores6.html

  • Resumindo
    Risc - Registradores
    Cisc - Pilha
  • RISC

  • Prezados,

    As máquinas RISC utilizam arquitetura Registrador-Registrador, ou seja, o acesso aos dados/variáveis é feito via os registradores, enquanto as máquinas CISC usam arquitetura Registrador-Memória, e o acesso aos dados/variáveis é feito via memória.

    Portanto a questão está errada.


ID
675454
Banca
CONSULPLAN
Órgão
TSE
Ano
2012
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Atualmente, há uma tecnologia empregada na arquitetura dos melhores microcomputadores, com características descritas a seguir. Observe.

I. Permite que um processador atue como se fossem dois processadores físicos e, assim, engane os sistemas operacionais e outros programas, levando-os a crer que existam fisicamente dois processadores trabalhando. Por exemplo, ao apresentar imagens e sons em um sistema comum, é necessário compartilhar a CPU entre a descompactação das imagens e o processamento dos sons.

II. O sistema operacional pensa que existem dois processadores e despacha a descompactação para um e o processamento de som para o outro e o usuário tem seu sistema respondendo com agilidade. Como consequência, obtém-se maior rapidez do que ficar compartilhando a CPU entre processos distintos. O que se espera é que o usuário possa disparar um programa relativamente pesado para rodar em “background” e, ainda, rodar em “foreground” outro processo pesado, sem que o sistema fique lento.

III. Fornece um segundo processador lógico em um único encapsulamento, de forma que passam a existir duas arquiteturas lógicas compartilhando um mesmo conjunto de unidades de execução. Do ponto de vista de software, significa que o sistema operacional e os programas de usuários podem despachar trabalhos da mesma forma que faziam em um sistema com múltiplos processadores.

Essa tecnologia é conhecida por

Alternativas
Comentários
  • Hyper-Threading ou hiperprocessamento é uma tecnologia usada em processadores que o faz simular dois processadores tornando o sistema mais rápido quando se usa vários programas ao mesmo tempo. É uma tecnologia desenvolvida pela Intel e foi primeiramente empregada no processador Pentium 4 de núcleo Northwood, de 32 bit. Apesar do foco da tecnologia Hyper-Threading ser os processadores para servidores de rede, os processadores da série Intel® Core2™ (Extreme Edition) e Intel® Core™ (i3,i5 e i7) usufruem dessa tecnologia proporcionando até 12 núcleos totais (i7 980x). Essa técnica foi criada para oferecer maior eficiência na utilização dos recursos de execução do processador. Segundo a Intel, a Hyper-Threading oferece um aumento de desempenho de até 30% dependendo da configuração do sistema.

    A simulação do segundo processador é feito utilizando partes não aproveitadas do processador na previsão de desvio do pipeline. Estas partes são conhecidas como bolhas do pipeline e não teriam utilidade nenhuma desperdiçando ciclos. Simulando em um único processador físico dois processadores lógicos, cada processador lógico recebe seu próprio controlador de interrupção programável (APIC) e um conjunto de registradores. Os outros recursos do processador físico como cache de memória, unidade lógica e aritmética, barramentos, são compartilhados entre os processadores lógicos, parecendo assim um sistema com dois processadores.

    Os aplicativos que mais se beneficiam do HT, de uma forma geral, são os aplicativos de compressão de áudio e vídeo, compactação e descompactação de arquivos, aplicativos de renderização 3D e alguns jogos. Os ganhos são mais expressivos em ambientes multitarefa,

    Falando em software, significa que o sistema operacional pode enviar tarefas para os processadores lógicos como se estivesse enviando para processadores físicos em um sistema de multiprocessamento, e o impacto sobre o desempenho é o mesmo de ter dois processadores reais.

    Um efeito colateral do Hyper-Threading é o aumento do consumo de energia e, conseqüentemente, a dissipação térmica do processador em 6 a 8%. É comum que a temperatura do processador suba 5 ou 6 graus, o que pode prejudicar a estabilidade do sistema, caso a ventilação dentro do gabinete não seja boa e o processador já esteja trabalhando próximo limite. Os aplicativos que costumam apresentar perdas mais frequentes de desempenho são sobretudo os aplicativos do dia-a-dia, como navegadores, editores de texto e planilhas.

  • PIPELINE - encadeamento. Método empregado em computadores muito rápido, consistindo na capacidade de seus componentes físicos iniciarem a execução da instrução seguinte antes do término da instrução corrente.
  • Também conhecido, em português, por superescalares.
  • Hyper-Threading  == uso de processadores virtuais. 


ID
675469
Banca
CONSULPLAN
Órgão
TSE
Ano
2012
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Em relação à arquitetura, a CPU é representada pelo microprocessador, sendo responsável pela principal função dos microcomputadores, que é o processamento dos dados. Conceitualmente, a CPU é constituída de

Alternativas
Comentários
  • A CPU (ou processador) é composta por
     
     uma unidade de aritmética e lógica (ULA): é a unidade central do processador, que realmente executa as operações aritméticas e lógicas entre dois números. 
     
     uma unidade de controle (UC) : é a unidade que armazena a posição de memória que contém a instrução que o computador está executando nesse momento. Ela informa à ULA qual operação a executar, buscando a informação (da memória) que a ULA precisa para executá-la. Depois, transfere o resultado de volta para o local apropriado da memória. A seguir, a unidade de controle vai para a próxima instrução
  • Um CPU é composta basicamente, pela grande maioria dos autores, pelos três seguintes componentes :

    • Unidade lógica e aritmética (ULA ou ALU): executa operações lógicas e aritméticas;
    • Unidade de controle: decodifica instruções, busca operandos, controla o ponto de execução e desvios;
    • Registradores: armazenar dados para o processamento.


ID
675481
Banca
CONSULPLAN
Órgão
TSE
Ano
2012
Provas
Disciplina
Arquitetura de Computadores
Assuntos

No que tange às características, a quantidade de instruções que pode ser executada por um microprocessador depende diretamente do clock. Existe uma tecnologia, em que as instruções são executadas simultaneamente. Mesmo que o processador leve cinco ciclos de clock para executar cada instrução, podem existir cinco instruções simultâneas em diferentes estágios de execução. Por esta razão, a impressão que se tem é que cada instrução leva um ciclo de clock para ser realizada. Muitos processadores modernos possuem múltiplos decodificadores de instrução, que permitem múltiplos canais de execução de instruções. Dessa forma, mais de uma instrução é realizada durante cada ciclo de clock. Esta tecnologia é conhecida por

Alternativas
Comentários
  • Pipeline é uma técnica de que permite que a CPU realize a busca de uma ou mais instruções além da próxima a ser executada. Estas instruções são colocadas em uma fila de memória dentro do processador (CPU) onde aguardam o momento de serem executadas, só poderá começar quando a outra instrução acabar só assim da seqüência ao procedimento.
  • Muito estranho essa questão pois: 

    No que tange às características, a quantidade de instruções que pode ser executada por um microprocessador depende diretamente do clock. Existe uma tecnologia, em que as instruções são executadas simultaneamente. Mesmo que o processador leve cinco ciclos de clock para executar cada instrução, podem existir cinco instruções simultâneas em diferentes estágios de execução. Por esta razão, a impressão que se tem é que cada instrução leva um ciclo de clock para ser realizada. Muitos processadores modernos possuem múltiplos decodificadores de instrução, que permitem múltiplos canais de execução de instruções. Dessa forma, mais de uma instrução é realizada durante cada ciclo de clock. Esta tecnologia é conhecida por

    Elas não são executadas simultaneamente, elas são executadas uma a uma sequencial, pois é uma fila.

    Estou errado?
  • Um pipeline segue uma sequencia a ser memorizada:  BUDEX AGA
    Busca da instrução em memória
    Decodificação da instrução
    Execução da instrução
    Acesso a um operando em memória
    Gravação da instrução

  • Pipeline é o processamento de tarefas por throughput, uma tarefa termina ao mesmo tempo que outra inicia,e a parte que finaliza a tarefa recebe o proximo dado para repetir o processo, fazendo com que a ifnormação seja processada sem parar em stream: nao é necessario esperar uma tarefa finalizar para iniciar outra. 

  • Gab C)


ID
697369
Banca
FCC
Órgão
TRE-SP
Ano
2012
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Assinale a alternativa INCORRETA:

Alternativas
Comentários
  • Se as threads vao executarem de maneira concorrente, vai fazer com que o processo termine em menos termpo! Não entendi a resposta!
  • Rogério, a decomposição de um processo em várias threads não significa, necessariamente, que este será executado em menos tempo. Nesses casos deve ser considerada a possibilidade de execução paralela.
  • Um sistema peer ro peer (par-a-par), como o nome indica, se refere a uma interação entre 2 (dois) pares, não caracterizando, portanto, um sistema onde interagem vários computadores.
    Por outro lado, o uso de multi-threading tem o objetivo de paralelizar as operações e obter melhor performance, embora isto somente seja alcançavel se o hardware tiver recursos para esta paralelização.
  • a) O fato de transferir complexidade do software para o hardware confere à arquitetura CISC a capacidade de facilitar o trabalho do programador. Sim, a arquitetura CISC possui centenas de instruçoes já prontas, tendo o programador apenas a tarefa de conheçe-las para programar a arquitetura do processador. b) Peer-to-peer pode ser entendida como uma arquitetura tipicamente distribuída, tendo em vista seu objetivo de explorar recursos, tanto de hardware quanto de software, de um grande número de computadores para cumprimento de uma tarefa ou atividade. Sim, na arquitetura P2P, há vários dispositivos de hardwares(computadores), q interagem via software(Kazaa, emule etc) para realizar uma tarefa, por exemplo, baixar um filme. c) O suporte a threads num sistema operacional tem como propósito permitir que um processo decomposto em vários threads seja executado em menos tempo. Errado! Nunca confunda threads com processos. São coisas distintas. A paralelização tanto de um como de outro não é possivel, porem, no caso das threads, a alternancia entre elas num mesmo processo é bem mais rápida, pela ausencia de troca de contexto. Sistemas multithreading não são usados para q o processo seja executado mais rapidamente, mas para q mais tarefas(processos) sejam executadas ao mesmo tempo. Ou seja, ela permite apenas q muitas atividades sejam executadas ao mesmo tempo, mas isso não significa q um processo termine mais rapido. Como exemplo ilustrativo, imagine q um usuario q usa sistemas mutlthread precise executar tres procesos, como o word, o media player e o IE8. Ele conseguirá executa-los os 3 ao mesmo tempo com bom desempenho; porem, o processo word, individualmente, levara o mesmo tempo para ser executado no caso se fosse monothread. Sendo monothread, os tres apliccativos citados levariam mais tempo. Ou seja, a vatangem multithread está no conjunto dos processos a executar. Individualmente, a execução continua a mesma. d) O desempenho de um sistema de arquivos pode ser melhorado de várias maneiras, dentre as quais, a leitura antecipada e a colocação cuidadosa dos blocos de um arquivo próximos uns dos outros. Sim, a leitura antecipada deixa o arquivo disponivel antes mesmo de ele ser requisitado, o q evita ter q buscar o arquivo depois; já deixar os blocos de arquivos proximos, faz com q a varredura do cabeçote de leitura do HD leia varios blocos em sequencia, ao inves de ter q procurar blocos em diferentes posicoes(para isso se usa o desfragmentador de discos). e) Determinar como um recurso é compartilhado é tarefa do sistema operacional, por meio do gerenciamento do tempo e do espaço. Como tô respondendo as questoes de cabeça, vou pesquisar ainda sobre essa.
  • Vou citar um exemplo de uso de thread que foi necessário na empresa onde trabalhava e que não tem nada a ver com ganho de performance e velocidade:

    Era um sistema web, que tinha um relatório pesadíssio pra rodar. Acontece que esse relatório, além de trazer as informações, ele alterava registros no banco (pra marcar que aquela informação já foi mostrada no relatório, e não teria que ser exibida em um novo relatório). Como era grande e lento, as vezes o usuário cancelava o processo no meio, e aí já viu. Estragava tudo.

    A solução foi criar uma thread para o relatório. O cara clicava pra gerar, e aí a thread era iniciada. Quando o relatório estivesse pronto, ele ia ver na tela. Não precisava mais ficar esperando terminar.

    Não sei se fui claro, mas nesse caso, não tem a ver com tempo. O tempo de geração do relatório é basicamente o mesmo.

  • Uma parábola para a trhead:
    Temos dois carros, x e y, que andam a 100km/h. Ambos precisam chegar numa cidade que está a 100 km de distância e dentro de 1 hora.

    Sem  thread: o carro x irá sozinho até a cidade. Após chegar o carro y poderá iniciar a viagem. Resumo: tempo gasto por x = 1h; tempo gasto por y = 1h; x + y = 2h.

    Com thread: o carro x irá sozinho até a metade do caminho e parará, então o carro y poderá iniciar viagem indo também até a metade do caminho e parando. O carro x retomará viagem até concluir. Após x chegar no final, y retomará até concluir.
    Resumo: 
     x = 0,5h (andou 50 km e parou);  
     y = 0,5h  (andou 50 km e parou);  
     x = x + 0,5h  (andou + 50 km);  
     y = y + 0,5h  (andou + 50 km); 

      x + y = 2h

      Conclusão: mesmo tempo total para conclusão!
     
     Fonte: massa cefálica de 1.500 ml   :P
  • A alternativa "a" também não estaria incorreta? Veja, ela afirma que CISC transfere a complexidade do software para o hardware... Não seria o contrário?

  • Airton Junior,

     

    Marquei a A justamente por isso. Também acredito que esteja incorreta.

  • CISC facilita a vida do programador (de baixo nível) pois fornece muitas instruções em variados formatos de forma que é provável que sempre exista uma que irá facilitar a vida do programador. Já o RISC por ter menos instruções, tem de confiar muito na tecnologia de compiladores para ser capaz de traduzir uma instrução (em linguagem de alto nível) para a um conjunto de intruções (software) de baixo nível capaz de executá-la.

     

    Só acredito que o item A se equivoca ao não restringir e dizer facilitar o trabalho do programador de baixo nível. Afinal isso só faz sentido quando falamos em linguagem de montagem. Pra quem programa Java, ou mesmo C por exemplo, não faz diferença se o processador é x86 ou ARM.

     

  • Alguém explica a E?

  • Explicando a letra E:

    Gerenciamento do tempo está normalmente associado ao uso do processador. Por exemplo, pode-se citar o "time-slice", em que cada processo terá uma fatia de tempo para o uso do processador. O "tempo real" tbém é uma forma de Gerenciamento do tempo, onde um processo de maior prioridade tomará o uso do processador.

     

    Gerenciamento do espaço está normalmente associado ao uso da memória. Ex.: Quando um processo é criado, o sistema operacional cria um espaço de endereçamento alocado exclusivamente ao processo. Quando uma thread é criada, o SO compartilha o espaço de endereçamento do processo ao qual ele está vinculado e esse compartilhamento está associado ao gerenciamento no mesmo espaço de memória.

  • FCC é bisonha nas questões de TI, tem a mania de a assertiva sempre ser a mais certa ou a mais errada pra se gabaritar

    sobre threads, não é garantido que seu processo execute em menos tempo

    Multiprocessadores: Sim

    monoprocessador: nao

  • a A está completamente correta, você pode usar até para estudar, CISC é isso aí, e ele tem instruções complexas e é mais lento que os RISC que têm instruções simples, mas é bem mais difícil programar para RISC, quem já usou Assembly sabe bem.

  • Na internet encontrei a seguinte resposta para letra C:

    O suporte a threads num sistema operacional justifica-se porque:

    Correct Answer:

    Simplifica a programação de aplicações com muitas atividades simultâneas.


ID
702910
Banca
AOCP
Órgão
BRDE
Ano
2012
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Sobre Pipeline, analise as assertivas e assinale a alternativa que aponta as corretas.

I. A técnica de pipelining pode ser empregada em sistemas com um ou mais processadores, em diversos níveis, e tem sido a técnica de paralelismo mais utilizada para maior desempenho dos sistemas de computadores.

II. O conceito de processamento pipeline se assemelha muito a uma linha de montagem, onde uma tarefa é dividida em um sequência de sub tarefas, executadas em diferentes estágios, dentro da linha de produção.

III. O conceito de processamento pipeline só pode ser implementado dentro da arquitetura de processadores RISC.

IV. Nos sistemas operacionais antigos, o pipeline era bastante complicado, já que os programadores deveriam possuir conhecimento de hardware e programar em painéis através de fios.

Alternativas
Comentários
  • Só lembrando que a maioria dos processadores CISC de hoje (e.g. Família Pentium) é na verdade um núcleo RISC microprogramado
  • Muito cuidado com a assertiva número III, pois o pipeline poderá sim ser utilizado em processadores de arquitetura CISC, no entanto o seu uso é MODERADO! Portanto não restaria outra alternativa. 
  • Olá Max, sua colocação sobre uso moderado da arquitetura RISC nos processadores CISC não está correta.

    Os últimos( creio que desde a linha  Pentium ) processadores Intel possuem um núcleo de execução RISC, ou características definidas para um componente RISC, portanto nada moderado, e sim necessária para sobrevivência. Quando você tem um só fornecedor, ele dá as cartas, quando aparecem mais fornecedores, o mundo evolui.
    I. A técnica de pipelining pode ser empregada em sistemas com um ou mais processadores, em diversos níveis, e tem sido a técnica de paralelismo mais utilizada para maior desempenho dos sistemas de computadores. >> Correto, a técnica de pipelining é básicamente aplicada no núcleo do processador, e consiste em paralelizar o processo de execução das intruções.
    II. O conceito de processamento pipeline se assemelha muito a uma linha de montagem, onde uma tarefa é dividida em um sequência de sub tarefas, executadas em diferentes estágios, dentro da linha de produção. >>>Correto, se você pode tem o processo bem separado em fases independentes, pode  alocar mais recursos para atender, se a linha for serial, o gargalo estará no mais lento ( é um trabalho de administrador resolver isto no mundo humano ), na computação, fazemos pipelining, especialização, processamento paralelo ..
  • III. O conceito de processamento pipeline só pode ser implementado dentro da arquitetura de processadores RISC. >>> Não é verdade, a técnica consiste no uso de especialista ao invés do uso de generalistas pelo CISC ) - quando o CISC decidiu pela estratégia de compatibilidade com o LEGADO existente, fez um processador Óbviamente mais lento, afinal compatibilidade tem preço; veja como a humanidade só progride com  os erros, quando decidiram pelo LEGADO, faltou senso crítico(talvés aos projetistas), porque  adotaram as técnicas anteriores, nos processadores a serem lançados, ou seja evoluçao só na força bruta ( aumento do clock, aumenta a velocidade ) rss.., o Legado, eram os aplicativos disponibilizados no mercado e uma ruptura, exigiriam novos aplicativos, e te-los demora..
    O erro, só foi percebido, porque surgiram máquinas de uso específico ( as WORKSTATION ), maquinas que nasceram com a obrigação de ser serem rápidas, ainda que para poucos aplicativos, o foco não era o público geral, mas a ESPECIALIZADA,  e estas só queriam alguns aplicativos, mas tinha que ser velozes, surgiram as maquinas RISC; enquanto os processadores CISC, definiam praticamente um MACRO CODIGO de tão complexas, os RISCs decidirarm pela especialização; mas a técnica só não foi usada para uso nos CISC, por decisão estratégica de mercado; bastou a adoção de um núcleo CISC e uma camada que convertia codigo legado em  novo, e nasceu PENTIUM,rss.


    IV. Nos sistemas operacionais antigos, o pipeline era bastante complicado, já que os programadores deveriam possuir conhecimento de hardware e programar em painéis através de fios. >>>ERRADO, sempre foi muito controverso que boas aplicações exigiam conhecimentos de hw, o que é necessário é conhecer a razão de ser de cada instrução, algum conhecimento de hw ajuda, mas o que ajuda mesmo é conseguir abstrair o funcionamento de um computador.
    Como mencionei o Pipelining é uma técnica que pode ser aplicada num computador, num supermercado, numa linha de montagem e não tem muito a ver com programar com fios, rss...
  • Só acrescentando:
    PIPELINE ou Paralelismo. Existem duas formas de PARALELISMO: 
    • Paralelismo no nível de instrução:o paralelismo é explorado dentro de instruções individuais para obter da máquina mais instruções por segundos.
    • Paralelismo no nível de processador: várias CPUs trabalham juntas no mesmo problema
  • Só não entendi como o pipeline funciona na cisc. Alguém pode falar um pouco melhor sobre isso?

  • Gabarito A

    segmentação de instruções (em inglês, pipeline) é uma técnica hardware que permite que a CPU realize a busca de uma ou mais instruções além da próxima a ser executada. Estas instruções são colocadas em uma fila de memória dentro do processador (CPU) onde aguardam o momento de serem executadas: assim que uma instrução termina o primeiro estágio e parte para o segundo, a próxima instrução já ocupa o primeiro estágio.

    Em resumo, é o processo pelo qual uma instrução de processamento é subdividido em etapas, uma vez que cada uma destas etapas é executada por uma porção especializada da CPU, podendo colocar mais de uma instrução em execução simultânea. Isto traz um uso mais racional da capacidade computacional com ganho substancial de velocidade. Entre os problemas enfrentados estão a dependência de instruções anteriores e desvios que dificultam o processo, bem como a diferença de complexidade de instruções que fazem com que as mesmas possam levar um tempo variável para execução.

    A técnica de segmentação de instruções é utilizada para acelerar a velocidade de operação da CPU, uma vez que a próxima instrução a ser executada está normalmente armazenada nos registradores da CPU e não precisa ser buscada da memória principal que é muito mais lenta.



    "Retroceder Nunca Render-se Jamais !"

    Força e Fé !

    Fortuna Audaces Sequitur !

  • O Pipeline pode sim ser implementado no CISC. Mas ele é "característica marcante" do RISC.


ID
703024
Banca
AOCP
Órgão
BRDE
Ano
2012
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Sobre Arquiteturas RISC e CISC, analise as assertivas e assinale a alternativa que aponta a(s) correta(s).

I. O acrônimo RISC quer dizer Reduced Instruction Set Computer, enquanto CISC, significa Complex Instruction set Computer

II. Em computadores que implementam conjunto de instruções CISC, as instruções mais complexas podem ser subdivididas em partes separadas que, então, podem ser executadas como uma sequência de micro instruções.

III. A Arquitetura MISC veio para substituir as antigas arquiteturas RISC e CISC, porém esse modelo ainda não faz muito sucesso nos dias de hoje.

IV. O número de instruções executadas por segundo é muito superior com a arquitetura MISC, isso comparando-se com as CISC e RISC com o mesmo Sistema Operacional.

Alternativas
Comentários
  • Resp letra B, a intrução cisc ela é mais rapida do que risc porém a tecnologia risc é ultilizada em compuradores de grande porte.
  • Minimal Instruction Set Computer (MISC) é uma arquitectura de processador com um número muito pequeno de operações básicas e opcodes correspondentes. Tais conjuntos de instruções são comumente pilha com base em vez de registo com base para reduzir o tamanho do operando especificadores. Tal arquitetura máquina de pilha é inerentemente mais simples desde que todas as instruções de operação das entradas de nível mais alto da pilha. Um resultado disto é um conjunto menor de instrução, uma unidade de descodificação de instruções menor e mais rápido, mais rapidamente e a operação global de instruções individuais. A desvantagem é que as instruções tendem a ter mais dependências seqüenciais, reduzindo nível de instrução paralelismo. Arquiteturas MISC tem muito em comum com a linguagem de programação Forth e do Java Virtual Machine.
  • Gabarito: B.

     

    RISC - hardware

    CISC - microcódigo

  • Só não entendi porque o item I não está correto. alguém me explica?

  • Os itens I e II estão corretos.


ID
705331
Banca
CESGRANRIO
Órgão
Petrobras
Ano
2012
Provas
Disciplina
Arquitetura de Computadores
Assuntos

A técnica implantada em um computador com arquitetura RISC (Reduced Instruction Set Computing) que permite que o hardware processe mais de uma instrução de cada vez e que não espere o término de uma instrução para executar outra é denominada

Alternativas
Comentários
  •  c) pipelined -correto: Pipeline é uma técnica que permite a realização de uma ou mais instruções além da próxima a ser executada. Estas instruções são colocadas em uma fila de memória dentro do processador (CPU) onde aguardam o momento para serem executadas.
  • pipelined siginifica paralelismo.

  • O que é pipelining?

    A unidade central de processamento (CPU) de um hardware permite a realização de buscas de instruções além da próxima que será executada, estas buscas de instruções são organizadas em uma fila de memória dentro da CPU e essa técnica é chamada pipeline.

    Assim a técnica permite que a CPU seja capaz de processar simultaneamente em um único ciclo, várias instruções e adquire um ganho de velocidade no processamento, fazendo dessa sua principal característica


ID
713239
Banca
CESGRANRIO
Órgão
Petrobras
Ano
2011
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Computadores de alto desempenho podem ser construídos segundo diferentes arquiteturas. Uma dessas opções é a utilização de processadores RISC, que apresentam características distintas dos processadores com arquiteturas CISC.
As características descritas a seguir são de arquiteturas RISC, EXCETO

Alternativas
Comentários
  •  a) apresentar execução otimizada de funções pela utilização dos registradores do processador para armazenar parâmetros e variáveis em chamadas de instruções. CORRETO.

     b) empregar o uso de pipelining, atingindo com isso o objetivo de completar a execução de uma instrução pelo menos a cada ciclo de relógio. CORRETO.

     c) possuir instruções que são diretamente executadas pelo hardware e não por um microprograma, como acontece nas arquiteturas CISC. CORRETO.

     d) ter uma quantidade de instruções maior do que as das máquinas CISC, flexibilizando e complementando o processamento dessas instruções. ERRADO: RISC tem uma quantidade MENOR de instruções se comparada com a CISC.

     e) utilizar uma quantidade menor de modos de endereçamento, evitando assim o aumento do tempo de execução de suas instruções. CORRETO.


ID
717277
Banca
FCC
Órgão
TCE-SP
Ano
2010
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Um grande número de processadores idênticos que efetuam a mesma sequência de instruções em diferentes conjuntos de dados, utilizando apenas uma unidade de controle que transmite instruções, efetuadas no mesmo passo por todos os processadores, cada um usando seus próprios dados de sua própria memória. Esta é uma característica do processador

Alternativas
Comentários
  • Processador Matricial: consiste em um grande número de processadores idênticos que efetuam a mesma sequência de instruções em diferentes conjuntos de dados. 

     

    ILLIAC - Primeiro processador matricial.

     

    (Fonte: Tanenbaum)

     

     

    At.te,

    Foco na missão!❢


ID
728014
Banca
CESPE / CEBRASPE
Órgão
Câmara dos Deputados
Ano
2012
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Os microcontroladores surgiram como arquiteturas
microprocessadas dedicadas a aplicações embarcadas e autônomas.
Com esse objetivo, eram originalmente mais simples e menos
poderosos que os microprocessadores de uso geral. A respeito das
características típicas de arquiteturas de microcontroladores, julgue
os itens que se seguem.

A arquitetura RISC (reduced instruction set computer) caracteriza-se por um conjunto de instruções relativamente mais simples que o conjunto disponível nos microprocessadores de uso geral. Em relação aos microcontroladores, de acordo com essa arquitetura, é mais vantajoso ter um hardware de controle mais simples, mesmo que isso implique operações elementares menos poderosas.

Alternativas
Comentários
  • Os processadores baseados na computação de conjunto de instruções reduzido não têm micro-programação, as instruções são executadas diretamente pelo hardware. Como característica, esta arquitetura, além de não ter microcódigo, tem o conjunto de instruções reduzido, bem como baixo nível de complexidade.
  • Principais caracteristicas da arquitetura RISC:
    - Acesso à memória somente via load e store;
    - Grande número de registradores de propósito geral e poucos de propósito específico;
    - Todas as operações são do tipo registro-registro;
    - uso intenso de registradores;
    - Admite frequências mais altas;
    - instruções de tamanho fixo, padronizadas e de fácil codificação;
    - Pequeno conjunto de instruções de formato simples.
    - Exige mais espaço na memória e a programação é mais difícil;
    - A complexidade reside no compilador;
    - Uso intenso de pipeline.
  • O final da questão é confuso, ele disse:
    "Em relação aos microcontroladores, de acordo com essa arquitetura, é mais vantajoso ter um hardware de controle mais simples, mesmo que isso implique operações elementares menos poderosas"

    Não existe relação direta entre mais simples e operações elementares menos poderosas, pelo contrário, devido às operações serem simples elas podem ser feitas mais rápido. Para mim isso deixaria a questão inválida.
  • Questão com cara de examinador descuidado, vejamos a 1a frase: "A arquitetura RISC (reduced instruction set computer) caracteriza-se por um conjunto de instruções relativamente mais simples que o conjunto disponível nos microprocessadores de uso geral."
    Microprocessadores de uso geral talvez seja os mais usados certo? E os mais usados não são exatamente os RISC? Frase sem sentido, nem pé nem cabeça.

    agora a 2a frase: "Em relação aos microcontroladores, de acordo com essa arquitetura, é mais vantajoso ter um hardware de controle mais simples, mesmo que isso implique operações elementares menos poderosas."
    A guerra entre RISCxCISC já acabou faz tempo e o uso do RISC sobre o CISC já é a realidade. Mesmo que atualmente os processadores tenha componente das duas arquiteturas, o RISC é dominante. Podemos deixar essa segunda parte como certa, mesmo estando muito solta, mal escrita e supor a boa fé do examinador.

    Bons estudos.
  • Também tive que ler duas vezes a questão pra responder, tem algumas questões que a banca faz que você precisa responder só com o básico.


ID
747091
Banca
ESAF
Órgão
CGU
Ano
2012
Provas
Disciplina
Arquitetura de Computadores
Assuntos

O código executável de um processador CISC

Alternativas
Comentários
  • Na realidade, o código executável de um processador CISC é interpretado por microprogramas durante sua execução, gerando microinstruções, que, finalmente, são executadas pelo hardware. Para cada instrução em linguagem de máquina, existe um microprograma associado.

ID
754471
Banca
Marinha
Órgão
Quadro Complementar
Ano
2011
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Sobre processadores da família Pentium II da INTEL, assinale a opção correta.

Alternativas

ID
757834
Banca
FUMARC
Órgão
TJ-MG
Ano
2012
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Em relação à tecnologia de Multiprocessamento, é correto afirmar que

Alternativas
Comentários
  • Multiprocessamento - é a capacidade do computador executar mais de um processo ao mesmo tempo (em paralelo). Pressupõe-se a existência de dois ou mais processadores. O multiprocessamento pode ocorrer em múltiplos processadores que compartilham uma mesma memória primária (fortemente acoplados) ou em múltiplos computadores independentes, com o uso de sistemas operacionais de rede ou sistemas operacionais distribuídos (fracamente acoplados). A categoria "fortemente acoplada" pode ser dividida em:
    Multiprocessamento simétrico - os processadores são tratados igualmente, compartilham a memória do computador, podendo ter caches separadas para cada um deles. Nesse caso, cabe ao sistema operacional garantir a "coerência de cache". 
    Multiprocessamento assimétrico - Nos sistemas de multiprocessamento assimétrico, os processadores não são tratados igualmente e existe um processador que é o mestre e controla o sistema, que fica distribuindo tarefas para cada processador escravo.
  • Qual a diferença entre B e D?

     

    Simultâneo - que se realiza ao mesmo tempo, ou aproximadamente ao mesmo tempo, que outra coisa; concomitante: procedimentos simultâneos.

     

    Concorrente - concomitante; que ocorre juntamente com outra coisa.

  • Sávio Carneiro,

     

    A execução concorrente (falso paralelismo) ocorre quando há apenas uma CPU e os processos são multiprogramados. Já a execução simultânea (paralelismo real) ocorre quando há mais de uma CPU, multiprocessamento, em que cada processo executa simultaneamente

    .

    .

    At.te

    Foco na missão 


ID
762133
Banca
FCC
Órgão
TCE-AM
Ano
2012
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Uma das características fundamentais de um processador com arquitetura CISC é que

Alternativas
Comentários
  • a) todas as instruções têm tamanho fixo e podem ser executadas em múltiplos ciclos de processamento. (Por possuir instruções complexas, o tamanho varia).

    b) possui instruções complexas que operam diretamente a memória para a carga ou armazenamento de valores. OK

    c) todas as instruções têm tamanho fixo e devem ser executadas em um único ciclo de processamento.  ( Tamanho variável e normalmente utiliza mais de um ciclo para executar uma instrução. Algo complexo exige mais.)

    d) as instruções possuem tamanho variável, porém todas devem ser executadas em um único ciclo de processamento. ( Normmalmente mais de um ciclo)

    e) o código fonte (assembly) tem a tendência de ser maior devido à complexidade das instruções. No RISC sim o codigo fica muito maior, afinal as instuções são muito simples. Por exemplo: Para realizar uma multiplicação, são necessárias varias linhas de código para realizar deslocamentos, somas, etc...até o resultado final da multiplicação. Já no CISC que possui instruções mais complexas no processador, com o minimo de linha de codigo fonte já é suficiente realizae uma multilicação.
  • Com relação ao ítem "e" entendo da seguinte forma:
    Atentar para o fato de a alternativa ter chamado o código fonte de "assembly". Bom se o programa foi escrito em um Assembly para uma máquina CISC, esse programa terá um código menor, se comparando com um programa assembly escrito para uma máquina RISC.
    As instruções CISC são complexas e "agrupam" diversas instruções simples.
    As instruções RISC já são simples, portanto o programa escrito para uma arquitetura RISC precisará de muito mais instruções para executar a mesma tarefa que um programa CISC.
  • Muito boa explicação Giovanni Chiaramonte Pereira !


ID
771205
Banca
CESPE / CEBRASPE
Órgão
Banco da Amazônia
Ano
2012
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Em ambientes de datacenters bancários, é comum a coexistência de recursos de hardware considerados de plataforma baixa e os de plataforma alta.

Acerca das razões técnicas que causam essa coexistência, julgue os itens seguintes.

Ambientes de plataforma baixa podem ser implementados, indiferentemente, por meio das plataformas RISC ou CISC.

Alternativas
Comentários
  • Acredito que o erro da questão está em afirmar que pode se trabalhar com a arquitetura CISC na plataforma baixa. Sabemos que a arquitetura CISC utiliza instruções via software. Portanto, ela não poderia trabalhar com ambientes de plataforma baixa, já que esses estão mais perto do nível de hardware.

  • Plataforma baixa = PC

    Qual o erro da questão, se podemos ter PC com processador RISC ou CISC?

    Alguém comenta?

  • "indiferentemente" vai depender de que funcionalidade você precisa

  • Depende de alguns fatores... Questão errada!


ID
771208
Banca
CESPE / CEBRASPE
Órgão
Banco da Amazônia
Ano
2012
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Em ambientes de datacenters bancários, é comum a coexistência de recursos de hardware considerados de plataforma baixa e os de plataforma alta.

Acerca das razões técnicas que causam essa coexistência, julgue os itens seguintes.

Servidores de plataforma baixa com arquitetura RISC têm sido a principal escolha para implementação de servidores de aplicação em portais corporativos e de Internet banking.

Alternativas
Comentários
  • Servidores de plataforma baixa não são as principais opções para portais corporativos. É muito caro, o processamento geralmente não é tão intenso (embora possa ser em alguns casos). 
    Não sei se arquitetura RISC invalidaria a questão se tivesse apenas para Internet Banking. Alguém sabe?

ID
779935
Banca
CESPE / CEBRASPE
Órgão
TRE-RJ
Ano
2012
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Com relação aos processadores utilizados em computadores, julgue
os itens a seguir.

São características de arquiteturas RISC: mudança da complexidade do software para o hardware; diminuição do tamanho do código, em troca de um maior número de ciclos por instrução; modos de endereçamento simples que permitem somente que as funções LOAD e STORE acessem a memória, com todas as outras operações do tipo registro-registro.

Alternativas
Comentários
  • Reduced Instruction Set Computer ou Computador com um Conjunto Reduzido de Instruções (RISC), é uma linha de arquitetura de processadores que favorece um conjunto simples e pequeno de instruções que levam aproximadamente a mesma quantidade de tempo para serem executadas. A maioria dos microprocessadores modernos são RISCs, por exemplo DEC Alpha,SPARCMIPS, e PowerPC. O tipo de microprocessador mais largamente usado em desktops, o x86, é mais CISC do que RISC, embora chips mais novos traduzam instruções x86 baseadas em arquitetura CISC em formas baseadas em arquitetura RISC mais simples, utilizando prioridade de execução.

    Os processadores baseados na computação de conjunto de instruções reduzido não têm micro-programação, as instruções são executadas diretamente pelo hardware. Como característica, esta arquitetura, além de não ter microcódigo, tem o conjunto de instruções reduzido, bem como baixo nível de complexidade.

  • Acho que o erro nessa questão ocorre quando ele afirmativa que o modo de endereçamento é do tipo registro-registro:

    "Arquiteturas memória-memória e registrador-memória apresentam como vantagem
    um menor número de instruções no código do programa, já que não é necessário carregar
    previamente em registradores os operandos-fonte de uma instrução aritmética/lógica, como
    acontece em uma arquitetura registrador-registrador."

    Me corrijam caso eu esteja errado.
  • Analisando a questão:

    1 - "mudança da complexidade do software para o hardware;" - VERDADEIRO, pois na arquitetura RISC as instruções são executadas por Hardware. Na CISC, são por microcódigos.

    2 - "diminuição do tamanho do código, em troca de um maior número de ciclos por instrução;" - FALSO. A diminuição do tamanho do código
    é uma característica da arquitetura CISC, pois por possuir um número complexo de instruções, implementa praticamente todas as instruções desejadas de em um programa, tornando assim seu código menor. AINDA, não é o maior número de ciclos de clock que privilegia a arquitetura, e sim, a utilização da técnica de pipelining que garante a execução total de uma instrução a cada ciclo de clock. 

    3 - "modos de endereçamento simples que permitem somente que as funções LOAD e STORE acessem a memória, com todas as outras operações do tipo registro-registro." - VERDADEIRO. A arquitetura RISC possui um maior número de registradores para armazenamento de endereço. Fica restrito as funções LOAD / STORE o acesso a memória e todas as demais instruções são efetuadas dentro dos registradores.

    Portanto, a questão é falsa, devido ao segundo quesito apontado acima.


     
  • Acredito que o erro está no seguinte trecho "mudança da complexidade do software para o hardware" pois na arquitetura RISC há uma simplificação do hardware em detrimento do aumento da complexidade do código gerado para a realização de operações complexas. A arquitetura CISC possui um hardware mais complexos com um maior número de instruções e uma simplificação em software. Não confundir com o fato de não haver um montador no modelo RISC , e, portanto, executar as instruções diretamente no hardware.
  • O erro esta evidente na afimação "diminuição do tamanho do código".
    Na arquitetura RISC temos códigos mais complexos pois o processador tem somente as funções mais simples, sobrando para o desenvolvedor criar as funções mais complexas, ou seja:
    RISC - Mais linhas de código.
    CISC - Menos linhas de código.

    A afirmação "mudança da complexidade do software para o hardware" tambem esta equivocada, na RISC a complexidade esta no software, visto que precisaremos de mais linhas de código, pois o processador possui apenas as simples.

  • Características da Arquitetura RISC:

    • Acesso à memória somente via load e store.  Operandos em registradores.

    • Todas as outras operações são do tipo registro-registro.

    Grande número de registros de propósito geral e poucos registros de propósito específico

    • Uso intenso de registradores

    • Admite frequências mais altas

    • Formato de instrução facilmente descodificável e de tamanho fixo

    • Pequeno conjunto de instruções de formato simples (dezenas)

    • Exige mais espaço na memória e programação mais difícil.

    Complexidade reside no compilador

    Uso intenso de pipeline

    • Redução do tamanho do CPI (cicles per instruction) , em troca de maior tamanho do código

    • Executa, em média, uma instrução por ciclo    


  • Questão errada. O erro da questão está em dizer que RISC tem maior número de ciclos por instruções e a complexidade está no compilador.

    CISC

    - contém microporgramação

    - uso de um ou dois operandos

    - multiplos modos de endereçamento de memória

    - instrução com largura variável

    - vários ciclos para execução da instrução

    - poucos registradores (de 6 a 16)

    - fracamento paralelizado e complexidade no código

    RISC

    - Não contem microcódigo - instruções executadas diretamente pelo hardware

    - incompatível com CISC

    - grande número de registradores

    - uso de uma instrução por ciclo (formato simples e fixo)

    - endereçamento de memória simples

    - uso de 3 operandos de registrador permitido por instrução

    - apenas LOAD and STORE podem acessar a memória

    - complexidade no compilador


  • São características de arquiteturas RISC: mudança da complexidade do hardware para o software ; e não ao contrário...

  • O que está errado na questão é que na Arquitetura RISC : Os programas são mais complexos e os hardwares mais simples; Há um aumento no tamanho do código; É apenas uma instrução por ciclo.

ID
786322
Banca
ESAF
Órgão
MI
Ano
2012
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Em uma arquitetura CISC,

Alternativas
Comentários
  • A) Errado: Por serem complexas, as instruções requerem múltiplos ciclos de máquina para execução, variando também com o modo de endereçamento;
    b) Errado: Já que conseguem resolver instruções complexas, precisam de poucos registradores e são registradores especializados
    c) Errado: É exatamente o contrário, já que as instruções são longas e complexas não precisa efeturar com frequência a troca de instruções a serem executadas pelo registrador. 
    d) CORRETO: O microcódigo reside em memória de controle, podendo-se acelerar a sua execução devido a essas memórias serem rápidas. 

    e) errado: Por serem instruções complexas podem váriar entre instruções pequenas, médias e grandes. 

    RESUMO
     

    Comparativo RISC x CISC

    1) RISC

    - Instruções simples levando um ciclo;

    - Apenas Load/store referenciam a memória;

    - Altamente pipelined

    - Instruções controladas pelo hardware (embutido na hardware)

    - Instruções com formato fixo;

    - Poucas instruções e modos

    - A complexidade está no compilador

    - Múltiplos conjuntos de registradores

    2) CISC

    - Múltiplos modos de endereçamento;

    - Poucos registradores, que são especializados;

    - Tamanho e tempo de execução das instruções dependentes do modo de endereçamento utilizado.

    - Instruções Complexas levando múltiplos ciclos;

    - Qualquer instrução pode referenciar a memória;

    - Não tem pipeline ou tem pouco;

    - Instruções interpretadas pelos microprogramas;

    - Instruções com vários formatos;

    - Muitas instruções e modos de endereçamento;

    - A complexidade está no microprograma;

    - Conjunto único de registradores;

  •  d)as instruções são executadas por microcódigo.

    O microcodigo é uma novidade do CISC, o qual da prioridade ao hardware, enquanto RISC é orientado ao software. CISC tem instrução memoria a memoria, enqaunto RISC é registrador-registrador


ID
788683
Banca
CESGRANRIO
Órgão
Transpetro
Ano
2012
Provas
Disciplina
Arquitetura de Computadores
Assuntos

As arquiteturas de conjunto de instruções RISC e CISC valorizam parâmetros diferentes, presentes na equação clás de cálculo de desempenho:

Tempo de CPU = segundos por programa = M * T * I , onde:
M = média de ciclos por instrução
T = segundos por ciclo
I = instruções por programa

As arquiteturas RISC e CISC priorizam, respectivamente, a minimização dos seguintes fatores:

Alternativas
Comentários
  • Alguma luz nessa questão?

  • Gabarito: B.

     

    Eu tomei como base algumas características de RISC e CISC, mas não sei se o pensamento utilizado foi 100% correto, ou se passou batido algum ponto e foi coincidência eu ter acertado. De qualquer forma:

     

    Uma das características do RISC é executar, em média, uma instrução por ciclo. Com isso, liguei RISC a M, pois tende a baixar essa média para tentar manter sempre igual a 1.

     

    Já no CISC, por utilizar instruções complexas, seu programa fica menor se comparado ao RISC, porque com poucas linhas de comando atingi-se o objetivo, sendo que RISC precisa de mais linhas para a mesma meta. Assim, liguei CISC a I, pois, para a mesma necessidade, o programa CISC tende a ser menor.

     

     

     

     

  • Eu li a questão na pressa e acabou dando m. Tinha entendido que a questão queria os dois atributos que satisfazessem tanto ao risc como ao cisc e não percebi o respectivamente. Mas o Gab b pelos seguintes motivos: Risc-nesse foi o que o amigo Savio falou e o motivo do Cisc é porque quanto mais instruções melhor, ou seja, vista-se varias instruções a ponto de que o código fique o menor possível para acessar menos a memoria uma vez que o acesso e do tipo registrador-memoria.

ID
801490
Banca
CESPE / CEBRASPE
Órgão
MEC
Ano
2011
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Com referência às arquiteturas de hardware RISC, Intel e storage,
julgue os itens subsequentes.


Independência de plataforma ou de sistema operacional é uma das características da solução de storage SAN.

Alternativas
Comentários
  • Em uma SAN, um disco externo (um disco virtual criado um storage) é disponibilizado a um servidor geralmente por meio de fibra ótica. Para o servidor, na parte de gerenciamento de discos, aparece o novo disco como se fosse um disco (interno) a mais adicionado a ele. Após o reconhecimento desse novo disco pelo sistema operacional, é necessário se fazer a formatação nesse disco para algum sistema de arquivos (NTFS, EXT3, etc). Somente após esses procedimentos, o disco estará pronto para uso. 
    Então, não podemos dizer que há independência do sistema operacional numa SAN, pois são necessários procedimentos no próprio S.O. para deixar o disco pronto para uso. Se fosse utilizada uma solução em NAS, aí sim teríamos a característica supracitada.

    Questão incorreta.
  • SAN (storage area network) é uma rede dedicada p/ acesso a block level data

    storage (RAID, tape libraries e optical jukeboxes) de servidores remotos. SAN executa somente block level de modo paralelo. Acesso a nível de arquivo é por conta de file systems. No servidor pode ser necessário formatar o disco com esse acesso p/ ele estar pronto, o que o faz dependente, e não independente.
  • Gabarito oficial: Errado. Porém a frase é ambígua, da forma que está escrita posso interpretar que uma rede SAN permite que os servidores sejam de plataformas distintas e consequentemente com diferentes sistemas operacionais, o que é verdade.

  • Errado.

    Independência de plataforma ou de sistema operacional é uma das características da solução do NAS.

    De acordo com a obra de Manoel Veras, o NAS utiliza seu próprio sistema operacional, normalmente dedicado ao trabalho de servir arquivos.

     


ID
801493
Banca
CESPE / CEBRASPE
Órgão
MEC
Ano
2011
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Com referência às arquiteturas de hardware RISC, Intel e storage,
julgue os itens subsequentes.


As máquinas RISC utilizam os registradores da CPU para armazenar parâmetros e variáveis em chamadas de rotina e funções.

Alternativas
Comentários
  • Máquinas CISC (Complex Instruction Set Computer) têm um conjunto de instruções grande, de tamanhos variáveis, com formatos complexos. Muitas dessas instruções são bastante complicadas, executando múltiplas operações quando uma única instrução é dada (por exemplo, é possível realizar um loop complexo usando apenas uma operação assembly). O problema básico com máquinas CISC é que um conjunto pequeno de instruções complexas torna o sistema consideravelmente mais lento. Os projetistas decidiram retornar a uma arquitetura mais simples, delegando ao compilador a responsabilidade de produzir código eficiente com esse novo conjunto de instruções. Máquinas que utilizam esta filosofia são chamadas de máquinas RISC.

    A arquitetura RISC (Reduced Instruction Set Computer), como o próprio nome já diz, tem como principal objetivo simplificar as instruções de modo que elas possam ser executadas mais rapidamente. Cada instrução executa apenas uma operação, que são todas do mesmo tamanho, tem poucos formatos, e todas as operações aritméticas devem ser executadas entre registradores (dados da memória não podem ser utilizados como operandos). Praticamente todos os conjuntos de instruções (para qualquer arquitetura) lançados desde 1982 têm sido RISC, ou alguma combinação entre RISC e CISC.

    fonte: http://waltercunha.com/blog/index.php/2009/08/30/risc-x-cisc/

  • Os processadores CISC usam instruções complexas para executar tarefas simples; os processadores RISC usam instruções simples para executar tarefas complexas.
    Para facilitar o entendimento das duas tecnologias, imagine uma equação de matematica, por exemplo, para calcular a área do quadrado de lado L.
    CISC trabalharia assim:
    Area = L²

    RISC trabalharia assim:
    Area = L+L+L+L

    Ou seja, CISC usa complexas formulas (q, nessa caso não eh tão complexa assiim), para executar calculos, enquanto q RISC quebra em instruções simples(somar números eh mais simples q usar expoentes) para executar a mesma tarefa.
    Por executar calculos simples, cada instruição RISC consegue ser muito mais rápida q a CISC, tendo um desempenho final superior àquela.

    Outras diferenças:
    RISC
    : instruções complexas em varios ciclos; apenas instruções LOAD/STORE acessam a memória; muito pipeline; instruções com tamanho fixo e interpretadas pelo programa; multiplo conjunto de registradores.
    CISC: instruções simples em um so ciclo, qqr instrução pode referenciar a memoria; pouco pipeline; instruções com tamanho variavel e executadas pelo HW; conjunto unico de registradores.        

     



ID
801496
Banca
CESPE / CEBRASPE
Órgão
MEC
Ano
2011
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Com referência às arquiteturas de hardware RISC, Intel e storage,
julgue os itens subsequentes.


O paralelismo tem duas formas gerais: paralelismo no nível de instrução e paralelismo no nível de processador. O primeiro não é realizado nas arquiteturas RISC, pois requer maior complexidade nas operações.

Alternativas
Comentários
  • O paralelismo pode ser de 2 tipos: a nível de instrução (pipeline) ou a nível de processador (multiprocessadores).
    Na arquitetura RISC pode haver tanto uma quanto a outra forma.

    Questão incorreta.
  • RISC CISC Múltiplos conjuntos de registradores, muitas vezes superando 256 Único conjunto de registradores, tipicamente entre 6 e 16 registradores Três operandos de registradores permitidos por instrução (por ex., add R1, R2, R3) Um ou dois operandos de registradores permitidos por instrução (por ex., add R1, R2) Passagem eficiente de parâmetros por registradores no chip (processador) Passagem de parâmetros ineficiente através da memória Instruções de um único ciclo (ex. load e store) Instruções de múltiplos ciclos Controle hardwired (embutido no hardware) Controle microprogramado Altamente paralelizado (pipelined) Fracamente paralelizado Instruções simples e em número reduzido Muitas instruções complexas Instruções de tamanho fixo Instruções de tamanho variável Complexidade no compilador Complexidade no código Apenas instruções load e store podem acessar a memória Muitas instruções podem acessar a memória Poucos modos de endereçamento Muitos modos de endereçamento
  • Tipos de de paralelismos:
    - nível das instruções: um único processador deve executar mais instruções por segundo, por meio de pipeline(uma instrucao eh dividida em varios estagios - Busca, Leitura dos registradores , Execução de uma operação ou cálculo de um endereço, Acesso a um operando de memória,  Escrita do resultado em um registrador;
    Cada estagio desses pode ser executado por um componente distinto do processador. Assim, mais de uma instrucao pode ter seus estagios, desde q nao sejam os mesmos, executados simultaneamente por um desses componentes, dando a impressao de computacao. Esse conceito eh muito explorado em maquinas RISC, uma vez q as instruções sao mais simples, e de tamanho fixo.
    Assim, ao inves de um unico hw executar todas essas etapas, cada hw executa uma, tornando sua execucao bem mais rapida.
    - nível do processador: vários processadores trabalhando juntos na solução do mesmo problema. Aqui ocorre a Computacao paralela real.

ID
801499
Banca
CESPE / CEBRASPE
Órgão
MEC
Ano
2011
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Com referência às arquiteturas de hardware RISC, Intel e storage,
julgue os itens subsequentes.


Atualmente, os processadores Intel contêm um núcleo RISC que executa as instruções mais simples — que normalmente são as mais comuns — em um único ciclo de caminho de dados, enquanto interpreta as instruções mais complexas no modo CISC.

Alternativas
Comentários
  • A partir do 486, as CPU da INTEL contêm um núcleo RISC que executa as instruções mais simples - que normalmente são mais comuns - em um único ciclo de caminho de dados, enquanto interpreta as instruções mais complexas no modo CISC. O resultado líquido é que instruções comuns são rápidas e instruções menos comuns são lentas. Mesmo que essa abordagem híbrida não seja tão rápida quanto um projeto RISC puro, ela resulta em um desempenho global competitivo e ainda permite que softwares antigos sejam executados sem modificações.

    Fonte: Livro Organização estruturada de computadores - Andrew Tanenbaum. Pag.: 33
  • Pelo texto do colega, só a partir do 486 que a intel introduziu o núcleo híbrido (RISC X CISC). Lembrando que o 486 da geração x86 foi um modelo antes do Pentium.

    De modo bem grosseiro: 
    RISC = Servidores, instruções mais simples
    CISC = computadores pessoais, instruções mais complexas

    Com o tempo, houveram mudanças na arquitetura para torná-la mais simples, por isso a necessidade de combinar as 2 arquiteturas.

    Membros da família x86 de arquitetura Intel são conhecidos como máquinas CISC, enquanto que a família Pentium e processadores MIPS são conhecidos como máquinas RISC.
    CISC X RISC
    Máquinas CISC (Complex Instruction Set Computer) têm um conjunto de instruções grande, de tamanhos variáveis, com formatos complexos. Muitas dessas instruções são bastante complicadas, executando múltiplas operações quando uma única instrução é dada (por exemplo, é possível realizar um loop complexo usando apenas uma operação assembly). O problema básico com máquinas CISC é que um conjunto pequeno de instruções complexas torna o sistema consideravelmente mais lento. Os projetistas decidiram retornar a uma arquitetura mais simples, delegando ao compilador a responsabilidade de produzir código eficiente com esse novo conjunto de instruções. Máquinas que utilizam esta filosofia são chamadas de máquinas RISC.

    A arquitetura RISC (Reduced Instruction Set Computer), como o próprio nome já diz, tem como principal objetivo simplificar as instruções de modo que elas possam ser executadas mais rapidamente. Cada instrução executa apenas uma operação, que são todas do mesmo tamanho, tem poucos formatos, e todas as operações aritméticas devem ser executadas entre registradores (dados da memória não podem ser utilizados como operandos). Praticamente todos os conjuntos de instruções (para qualquer arquitetura) lançados desde 1982 têm sido RISC, ou alguma combinação entre RISC e CISC.

    http://waltercunha.com/blog/index.php/2009/08/30/risc-x-cisc/

  • A questão descreveu a arquitetura híbrida
  • O que o AST quis dizer com "único ciclo de caminho de dados". Alguém ajuda?

  • Dica:  estudar CISC e RISC

  • primeiro temos que ter em mente:

    Caminho de dados ou DATAPATH

    ciclo de clock

    estágios de execução

    pipeline

    esse comando é estranho, mas eu entendi que o um ciclo de caminho de dados quer dizer que o ciclo deriva do caminho, portanto, é o custo para executar um estágio dentro do caminho de dados.

    Errei, não sabia dessa implementação dos processadores intel. Misturar as duas ISAs.


ID
802852
Banca
CESPE / CEBRASPE
Órgão
INMETRO
Ano
2010
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Acerca das arquiteturas RISC e CISC, julgue os itens a seguir.

Alternativas

ID
813466
Banca
AOCP
Órgão
TCE-PA
Ano
2012
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Sobre as arquiteturas de computadores, assinale a alternativa correta.

Alternativas
Comentários
  • Não creio que o gabarito está correto pois:
    a) cisc tem poucas instruções mas complexas, item errado;
    b) cisc , como dito, não são instruções simple, item errado;
    c) risc, centenas de instruções COMPLEXAS? são instruções simples, poucas instruções para uma rápida decodifição mas muitos registradores para evitar acesso à MP ( seria o gabarito mas está errada)
    d) vantagens e desvantagens são relativas
    e) não faço idéia mas hardware para execução do jogo? poderia ser para cálculos vetorias... mas para o jogo?

    Conclusão: acredito na anulação da questão. Sem base teórica correta.
  • "A vantagem da arquitetura CISC é que já temos muitas das instruções guardadas no próprio processador, o que facilita o trabalho dos programadores de linguagem de máquina; disponibilizando, assim, praticamente todas as instruções que serão usadas em seus programas. Os processadores CISC têm a vantagem de reduzir o tamanho do código executável por já possuírem muito do código comum em vários programas, em forma de uma única instrução."

    Gabarito correto, letra A

    Fonte: http://www.gruponetcampos.com.br/2011/03/arquitetura-cisc-e-risc-qual-diferenca/

  • O XBOX 360 é um PowerPC com arquitetura RISC.

  • O que ele quis dizer com "instruções guardadas no processador"?

    As instruções não estão "guardadas" no código, independentemente do processador? Fala sério

    Qual o erro na letra D? Imaginei que o RISC por ter instruções reduzidas, não teria instruções compostas. Alguém comenta?


ID
814585
Banca
AOCP
Órgão
TCE-PA
Ano
2012
Provas
Disciplina
Arquitetura de Computadores
Assuntos

O significado de RISC em português é

Alternativas
Comentários
  • Gabarito: E.

     

    RISC (Reduced Instruction Set Computer) = Computador com Conjunto Reduzido de Instruções.


ID
829735
Banca
CESGRANRIO
Órgão
Innova
Ano
2012
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Após a invenção da arquitetura RISC, alguns motivos levaram a permanência de processadores que seguem, basicamente, a arquitetura CISC. Esses processadores, mesmo que tenham algumas características híbridas com os processadores RISC, continuaram a manter uma importante participação no mercado. Entre esses motivos, está o fato de que a arquitetura

Alternativas
Comentários
  • B?

     

    Questão meio sem sentido, imaginei que a resposta seria algo relacionado às arquiteturas e suas características e não simplesmente pelo fato de grana. rsrs

  • Eu hein é cada uma

  • Aff, o que esperar da CESGRANRIO? Uns tapas no povo dessa banca e da FCC tb! Quando vejo que vai ser banca de algum concurso que pretendo, já desisto, pois sempre pedem minúcias de conhecimentos meio irrelevantes para os cargos. 

  • Gabarito: B, mas apenas por eliminação.

     

    a) "Sempre vantajosa" também invalida a afirmativa

    c) RISC pode funcionar em 64 bits

    d) O fato de RISC ter menos instruções que CISC não a torna menos adequada para PCs

    e) Processadores RISC também são rápidos

  • Isso é estatistica com saber que houve maior investimento em dinheiro na  CISC já contava com grande quantidade de dinheiro investido em software existente


ID
837328
Banca
CESPE / CEBRASPE
Órgão
ANAC
Ano
2012
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Em relação aos sistemas de numeração, à organização e à arquitetura de computadores, julgue os itens a seguir.

Uma das características das arquiteturas RISC é a utilização em larga escala de pipelining.

Alternativas
Comentários
  • Sempre confundo, pois Cisc tem mais funcoes... Logo da a ideia de ser mais complexo, e fazer pipeling é complexo.. Enfim.. Mas é só pensar o contrário... Heheh

  • CISC = Complexo (tamanho diferente) x RISC = Restrito (tamanho fixo).

    O que demora mais para ser executado, o complexo ou o simples? O simples. A pipelining não pode ficar perdendo tempo com instruções difíceis, pois precisa executar uma instrução por ciclo de clock. Por isso trabalha com tamanho fixo, para que as próximas instruções não fiquem esperando as primeiras. Assim, leva-nos a perceber que o RISC fará mais uso de pipelininig

  • Gabarito Certo

    Características CISC:

    Controle microprogramado;

    Instruções de dois operandos ADD CX,mem;

    Modos registro-registro, registro-memória, e memória-registro;

    Múltiplos modos de endereçamento à memória, incluindo indexação;

    Instruções de largura (tamanho) variável, conforme modo de endereçamento utilizado;

    Instruções requerem múltiplos ciclos de máquina para execução, variando também com o modo de endereçamento;

    Poucos registros;

    Registros especializados.

     

    Características RISC:

    Controle por hardware;

    Pequeno conjunto de instruções;

    Todas as instruções têm tamanho fixo;

    Execução otimizada de chamada de funções (Call / Return);

    Pouquíssimos modos de endereçamento;

    Uso intenso de pipeline;

    Execução rápida de cada instrução (uma por ciclo do relógio).

     

     

    "Retroceder Nunca Render-se Jamais !"
    Força e Fé !
    Fortuna Audaces Sequitur !

  • RISC - Reduced Instruction Set Computer

    - Acesso à memória somente via load e store. Operando em registradores
    - Grande número de registros de propósito geral e poucos registros de propósito específico
    - Admite frequências mais altas
    - Uso intenso de pipeline
    - Executa, em média, uma instrução por ciclo

    - Menor ciclo de clock

    -------------------------------------------------------------------------------------------------------------

    O que é pipelining?

     

    A unidade central de processamento (CPU) de um hardware permite a realização de buscas de instruções além da próxima que será executada, estas buscas de instruções são organizadas em uma fila de memória dentro da CPU e essa técnica é chamada pipeline.

     

    Assim a técnica permite que a CPU seja capaz de processar simultaneamente em um único ciclo, várias instruções e adquire um ganho de velocidade no processamento, fazendo dessa sua principal característica.

    -------------------------------------------------------------------------------------------------------------

     

    Fonte: minha anotações


ID
853513
Banca
ESAF
Órgão
MDIC
Ano
2012
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Assinale a opção correta.

Alternativas
Comentários
  • A) CISC utiliza muitas instruções, complexas e tamanhos variados.

    B) RISC possui poucas instruções, simples e mesmo tamanho.

    C) RISC possui instruções simples e de mesmo tamanho.

    D) Correta! CISC possui instruções complexas e o controle é por meio de micro programação.

    E) RISC possui centenas de registradores.


ID
869521
Banca
VUNESP
Órgão
TJ-SP
Ano
2012
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Considerando os modelos de conjunto de instruções CISC e RISC, pode-se dizer que a abordagem CISC faz com que o conjunto de instruções de uma arquitetura de computadores (quando comparada com a abordagem RISC) tenha um número

Alternativas
Comentários
  • Critérios:

     

    - Acesso à memória: 

    ----> RISC: Load e Store

    ----> CISC: Qualquer instrução

     

    - Registradores:

    ----> RISC: Centenas

    ----> CISC: Dezenas

     

    - Operandos:

    ----> RISC: Até 3

    ----> CISC: 1 ou 2

     

    - Complexidade:

    ----> RISC: No compilador

    ----> CISC: No código

     

    - Uso do pipeline:

    ----> RISC: Intensamente

    ----> CISC: Moderadamente

     

    - Instruções:

    ----> RISC: Poucas / Simples/ Mesmo tamanho

    ----> CISC: Muitas / Complexas / Tamanhos variados

     

    - Frequências:

    ----> RISC: mais altas

    ----> CISC: mais baixas

     

    - Programas:

    ----> RISC: Grandes e complexos

    ----> CISC: Pequenos e simples

     

    - Hardware:

    ----> RISC: Barato e Simples

    ----> CISC: Caro e Complexo

     

    - Controle:

    ----> RISC: Hardwired

    ----> CISC: Microprogramação

     

    - CPI:

    ----> RISC: Um

    ----> CISC: Vários

  • Gabarito C

    CARACTERÍSTICAS CISC

     

    ·         Mais lentos. Instruções de tamanho variável.

    ·         Programas mais curto e mais simples.

    ·         Poucos registradores.

    ·         Não faz uso completo do pipeline. Faz apenas uso moderado em função da diferença do tempo de execução.

    ·         Os processadores trabalham de forma mais lenta por executarem instruções mais complexas.

    ·         Poucos registradores, obrigando a realizar mais referências às memórias. Referenciar a memória cache mais vezes, referenciar a           memória RAM ou os dispositivos de entrada e/ou saída. Decrementando a performance.

    ·         Simplificação de compiladores.

    ·         Hardware mais caro e complexo se comparado ao RISC.

    ·         O controle é no nível da micro programação. A conversão só acontece no nível da micro programação.

    ·         As instruções ficam guardadas no processador.

     

     

     

     

    "Retroceder Nunca Render-se Jamais !"
    Força e Fé !
    Fortuna Audaces Sequitur !


ID
928642
Banca
CESPE / CEBRASPE
Órgão
SERPRO
Ano
2008
Provas
Disciplina
Arquitetura de Computadores
Assuntos

A respeito de arquitetura de hardware, julgue os próximos itens.

São características típicas dos processadores com arquitetura RISC: pequeno conjunto de instruções; uso de instruções para a transferência de dados entre a memória principal e os registradores no processador; modos de endereçamento são limitados visando simplificar os cálculos de endereços; simplificação e uniformização dos formatos das instruções para simplificar a decodificação das mesmas.

Alternativas
Comentários
  • Correto! Realmente são características do RISC.
  • Características da arquitetura RISC (em comparação com a arquitetura CISC):
    1- Quantidade de instruções reduzida;
    2- Quantidade maior de registradores;
    3- As instruções possuem um tamanho fixo;
    4- Poucas quantidades de modos de endereçamento;
    5- Uso intenso de manipulação de dados em registradores em vez do uso de memória.
    6- Uso intenso de pipeline.
    Fonte: Introdução à Organização de Computadores - Mário Monteiro - 5ª edição.
  • Gabarito Certo

    Arquitetura RISC

    Reduced Instruction Set Computer ou Computador com um Conjunto Reduzido de Instruções (RISC), é uma linha de arquitetura de processadores que favorece um conjunto simples e pequeno de instruções que levam aproximadamente a mesma quantidade de tempo para serem executadas. A maioria dos microprocessadores modernos são RISCs, por exemplo DEC Alpha, SPARC, MIPS, e PowerPC. O tipo de microprocessador mais largamente usado em desktops, o x86, é mais CISC do que RISC, embora chips mais novos traduzam instruções x86 baseadas em arquitetura CISC em formas baseadas em arquitetura RISC mais simples, utilizando prioridade de execução.

    Os processadores baseados na computação de conjunto de instruções reduzido não tem micro-programação, as instruções são executadas diretamente pelo hardware. Como característica, esta arquitetura, além de não ter microcódigo, tem o conjunto de instruções reduzido, bem como baixo nível de complexidade.

    A idéia foi inspirada pela descoberta de que muitas das características incluídas na arquitetura tradicional de processadores para ganho de desempenho foram ignoradas pelos programas que foram executados neles. Mas o desempenho do processador em relação à memória que ele acessava era crescente. Isto resultou num número de técnicas para otimização do processo dentro do processador, enquanto ao mesmo tempo tentando reduzir o número total de acessos à memória.

    RISC é também a arquitetura adotada para os processadores dos videogames modernos, que proporcionam um hardware extremamente dedicado somente à execução do jogo, tornando-o muito mais rápido em relação a micro computadores com mais recursos, embora com procesesador x86.

     

    Breve Resumo:

    1- Quantidade de instruções reduzida;
    2- Quantidade maior de registradores;
    3- As instruções possuem um tamanho fixo;
    4- Poucas quantidades de modos de endereçamento;
    5- Uso intenso de manipulação de dados em registradores em vez do uso de memória.
    6- Uso intenso de pipeline.

     

     

    "Retroceder Nunca Render-se Jamais !"
    Força e Fé !
    Fortuna Audaces Sequitur !


ID
928645
Banca
CESPE / CEBRASPE
Órgão
SERPRO
Ano
2008
Provas
Disciplina
Arquitetura de Computadores
Assuntos

A respeito de arquitetura de hardware, julgue os próximos itens.

Processadores CISC são capazes de processar instruções complexas. Há processadores CISC em que tais instruções, para serem executadas, precisam ser decompostas em micro- operações. Para acelerar o processamento de instruções, alguns dos processadores CISC têm suas arquiteturas organizadas como linhas de montagem (pipelines). Isso possibilita que, em um dado momento, diferentes instruções estejam em diferentes etapas dos seus processamentos.

Alternativas
Comentários
  • A parte que diz "alguns dos processadores CISC têm suas arquiteturas organizadas como linhas de montagem (pipelines)" é o que dificulta na questao, visto que os processadores cisc se utilizam pouco de pipelie, já que o tamanho variavel das suas instrucoes dificultam.
  • concordo com vc layane,

    geralmente pipeline esta associado somente a arquitetura RISC.
  • Eu concordo com a questão, mas o que salvou a acertiva e o fato de afirmar que "alguns processadores CISC" utilizam o pipeline....
  • Clássica pegadinha, "alguns processadores CISC utilizarem pipeline" é uma assertiva aceitável.

  • Gabarito Certo

    O nome CISC (Complex Instruction Set Computer) advém do fato de se considerar complexo um conjunto constituído de grande quantidade de instruções, com múltiplos modos de endereçamento, entre outras críticas. Em uma época inicial da computação em que a memória era cara e pequena e, por isso, os códigos gerados pelos compiladores deveriam ser compactos e eficientes na execução. Dessa forma, os projetistas precisavam obter boa densidade do código de máquina, ou seja, cada instrução deveria fazer muito, de modo que o programa completo tivesse poucas instruções.

    O surgimento, em 1951, do conceito de microprogramação facilitou o trabalho de projetar instruções complexas, implementando-as em microcódigo. O microcódigo reside em memória de controle, pode-se acelerar sua execução com essas memórias sendo rápidas. A criação de novas instruções é, na maioria das vezes, quase sem custo e sem aumento de espaço, facilitando a implementação do conceito de famílias de processadores. Um bom exemplo disso é a arquitetura x86. Outra vantagem do emprego de microcódigo reside na rapidez da execução de instruções que estão armazenadas em memória (memória ROM de controle) bem mais rápido que a memória convencional.

    O primeiro sistema de computação lançado com microcódigo e que originou, também, o conceito de família de computadores foi introduzido pela IBM em 1964, o Sistema IBM/360. Posteriormente, a DEC (Digital Equipament Corporation) introduziu sua família de PDP, mais tarde substituída pelo sistema VAX, um dos melhores exemplos de máquina CISC.

    Pode-se concluir que os projetistas de arquiteturas CISC consideram três aspectos básicos: - uso de microcódigo; - construção de conjuntos com instruções completas e eficientes (completeza no conjunto); - criação de instruções de máquina de “alto nível”, ou seja, com complexidade semelhante à dos comandos de alto nível.

    Colocados juntos, esses elementos do projeto nortearam a filosofia de construção de processadores CISC por longo tempo, como a família Intel x86, os processadores AMD K e, anteriormente, os sistemas IBM e VAX. Assim é que existem naqueles conjuntos instruções poderosas, do tipo:

    CAS - compare and swap operands (comparar valores e trocas operandos)

    RTR - return and restore codes (retornar e restaurar código)

    SWAP - swap register words (trocar palavras dos registradores)

     

     

    "Retroceder Nunca Render-se Jamais !"
    Força e Fé !
    Fortuna Audaces Sequitur !

  • RISC: uso intenso da técnica pipeline;

    CISC: uso moderado da técnica pipeline.

     

    "(...) alguns dos processadores CISC têm suas arquiteturas organizadas como linhas de montagem (pipelines). (...)" - Verdadeiro

     .

    .

    .

    At.te

    Foco na missão

  • A doutrina pontua a seguinte expressão, "mas é ofendido em razão dela" ,é o NEXO FUNCIONAL.

    UM EXEMPLO PRA MEMORIZAR:

    O indivíduo que encontrando em jantar um exator fiscal, chama-o 'abutre da economia popular'.

    fonte: R.Sanches 2020

    SÓVAI!


ID
928648
Banca
CESPE / CEBRASPE
Órgão
SERPRO
Ano
2008
Provas
Disciplina
Arquitetura de Computadores
Assuntos

A respeito de arquitetura de hardware, julgue os próximos itens.

Há computadores que empregam processadores CISC e que contém, em hardware, uma unidade de gerência de memória (MMU) para prover suporte ao sistema de gerência de memória virtual. Há MMUs que possibilitam a memória ser dividida em segmentos e segmentos em páginas. Quando de uma falta de uma página (page fault), uma possível forma de uma MMU notificar o processador é via uma interrupção.

Alternativas
Comentários
  • Questão redondinha... muito correta..
  • Memória Virtual Paginada: Tamanho fixo

    Memória Virtual Segmentada: Tamanho variável

    .

    .

    .

    At.te

    Foco na missão

  • considerações:

    paging causa fragmentacao interna. segmentação, fragmentacao externa. Paging é regulado pelo SO; segmentcao, pelo compilador. Paging tem maior desempenho do que segmentacao, mas segmentacao permite melhor compartilhamento de recursos entre os processos

    interrupcoes sao assincronas e têm prioridades. exceções sao sincronas e sao acionadas pelos programas (e.g.: buffer overflow).


ID
928651
Banca
CESPE / CEBRASPE
Órgão
SERPRO
Ano
2008
Provas
Disciplina
Arquitetura de Computadores
Assuntos

A respeito de arquitetura de hardware, julgue os próximos itens.

A memória nos computadores que usam processadores com arquitetura RISC, ou CISC, tipicamente é organizada de modo hierárquico. Há computadores com duas caches nível 1 (L1), uma para dados e outra para instruções. As caches L1 são externas ao processador e, para acessá-la, um processador tipicamente usa o mesmo barramento que usa para acessar a memória principal presente no sistema.

Alternativas
Comentários
  • O erro é "As caches L1 são externas ao processador e, para acessá-la, um processador tipicamente usa o mesmo barramento que usa para acessar a memória principal presente no sistema."
  • De acordo com Tanenbaum em Sistemas Operacionais Modernos 3º Edição, página15:

    "cache L1, está sempre dentro da CPU"
  • Assertiva errada.

    "A memória nos computadores que usam processadores com arquitetura RISC, ou CISC, tipicamente é organizada de modo hierárquico. Há computadores com duas caches nível 1 (L1), uma para dados e outra para instruções. As caches L1 são externas ao processador e, para acessá-la, um processador tipicamente usa o mesmo barramento que usa para acessar a memória principal presente no sistema."
  • Uma curiosidade sobre a L1: Ela eh feita de ouro. Trabalhei uma empresa que jogava diversos servidores fora todos os meses. Um dia fui no centro de reciclagem e descobri a mina de ouro que existia dentro desses pcs (mesmo os feitos na década de 80). 


ID
933082
Banca
CESPE / CEBRASPE
Órgão
SERPRO
Ano
2010
Provas
Disciplina
Arquitetura de Computadores
Assuntos

A respeito de arquitetura de computadores, julgue os itens subsequentes.

RISC e CISC são estratégias de projeto de CPUs, utilizadas com o objetivo de construir máquinas com maior velocidade de processamento.

Alternativas

ID
933085
Banca
CESPE / CEBRASPE
Órgão
SERPRO
Ano
2010
Provas
Disciplina
Arquitetura de Computadores
Assuntos

A respeito de arquitetura de computadores, julgue os itens subsequentes.

A motivação principal do proj eto da arquitetura RI SC é reduzir o custo global do sistema, propiciando computadores mais fáceis de se programar, melhora na compactação do código e redução na diferença semântica entre linguagens de programação e de máquina.

Alternativas
Comentários
  • Em arquiteturas RISC, a programação se torna mais difícil devido ao reduzido conjunto de instruções.

     

    .

    .

    .

    .

    Att,

    Foco na missão


ID
933088
Banca
CESPE / CEBRASPE
Órgão
SERPRO
Ano
2010
Provas
Disciplina
Arquitetura de Computadores
Assuntos

A respeito de arquitetura de computadores, julgue os itens subsequentes.

A arquitetura RISC possui mais instruções ortogonais, por isso apresenta menor variação da estrutura pipeline, enquanto a CISC possui instruções mais variadas e, consequentemente, uma pipeline com estrutura mais complexa.

Alternativas
Comentários
  • Exatamente! Risc tem instruções de tamanho fixo.

     

    http://waltercunha.com/blog/2009/08/30/risc-x-cisc/

  • RISC --> intenso uso de pipeline ---> estrutura mais simples

    CISC --> pouco ou nenhum uso de pipeline ---> estrutura mais complexa


ID
933094
Banca
CESPE / CEBRASPE
Órgão
SERPRO
Ano
2010
Provas
Disciplina
Arquitetura de Computadores
Assuntos

A respeito de arquitetura de computadores, julgue os itens subsequentes.

Uma vantagem dos mainframes, em relação aos microcomputadores, é a sua capacidade de processar informações tanto na arquitetura RISC quanto na CISC, simultaneamente.

Alternativas
Comentários
  • ERRADO.

     

    Os microcomputadores já tem a capacidade de processar informações RISC e CISC simultaneamente, portanto não se torna uma vantagem para os mainframes.

  • Microcomputadores atuais já atuam de forma mista, trabalhando com a arquitetura RISC e CISC ao mesmo tempo.


ID
946363
Banca
CESPE / CEBRASPE
Órgão
SERPRO
Ano
2013
Provas
Disciplina
Arquitetura de Computadores
Assuntos

No que concerne a RISC e CISC, julgue os itens a seguir.

Para que seja possível a execução otimizada de chamada de funções, máquinas RISC fazem uso de registradores da unidade central de processamento para armazenar parâmetros e variáveis em chamadas de rotina e funções.

Alternativas
Comentários
  • Perfeita a acertiva.
    Enquanto as márquinas CISC guardam os parâmetros e variáveis na pilha, as máquina RISC usam os registradores.
  • No RISC, apenas as instruções de LOAD e STORE acessam a memória.  Para compensar o número de registradores é maior.
    Quando rotinas são chamadas, seus parâmetros não podem ser armazenados em pilha como no CISC já que a pilha fica em memória e as instruções não acessam a memória, apenas se forem as instruções LOAD e STORE, sobra então para o registrador fazer este papel.

  • RISC: multiplos registradores - pipelined -> instruções reduzidas


ID
946366
Banca
CESPE / CEBRASPE
Órgão
SERPRO
Ano
2013
Provas
Disciplina
Arquitetura de Computadores
Assuntos

No que concerne a RISC e CISC, julgue os itens a seguir.

A arquitetura RISC possui um conjunto de instruções menor que o CISC; em consequência disso, o sistema que utiliza a arquitetura RISC produz resultados com menor desempenho que um sistema que utilize CISC.

Alternativas
Comentários
  • A resposta para esta questão é muito simples: Depende

    Hoje em dia existem processadores que trabalham com CISC para informações complexas e um núcleo RISC para processamentos de instruções com bastante velocidade.
  • O maior numero de instrucoes nao garante o melhor desempenho porque nao foi dito qual o proposito do sistema.

  • A arquitetura RISC possui um conjunto de instruções menor que o CISC [CORRETO]; em consequência disso, o sistema que utiliza a arquitetura RISC produz resultados com menor desempenho que um sistema que utilize CISC. [NÃO NECESSARIAMENTE, PORTANTO, ERRADO]

  • Errado, RISC executa instruções mais rapidamente do que CISC, a idéia é uma contrária da outra. Menores instruções para executar mais rápido, quando em CISC possi via de dados maior pra suportar mais (maiores) instruções e isso ocasiona menor desempenho, throughput.

  • O RISC não utiliza microcódigo (interpretação de instruções). As instruções são executadas diretamente no Hardware, por isso o desempenho é maior que no CISC.

    Fonte: http://www.meubizu.com.br/arquitetura-de-computadores-quest%C3%B5es-comentadas

  • A arquitetura RISC possui um conjunto de instruções menor que o CISC. O correto não seria "A arquitetura RISC possui um conjunto de REGISTRADORES menor que o CISC" (?)

  • GABARITO: ERRADO

    O RISC possui um conjunto de instruções simples e reduzido; por conta disso, as instruções operam diretamente sobre o hardware, e a performance é maior do que no CISC.

    O CISC, por possuir instruções complexas, requer um interpretador de instruções, o que diminui a performance, se comparado ao RISC.

    Prof Victor Dalton - Estratégia Concursos

  • O Desempenho da Arquitetura RISC é melhor que a CISC. 


ID
947365
Banca
CESPE / CEBRASPE
Órgão
SERPRO
Ano
2013
Provas
Disciplina
Arquitetura de Computadores
Assuntos

A respeito das arquiteturas de hardware existentes em servidores, julgue os itens que se seguem.

Processadores RISC e CISC diferem, fundamentalmente, no tamanho e na complexidade do conjunto de instruções.

Alternativas
Comentários
  • A diferença entre processadoresRISC e CISC já não reside no tamanho nem no tipo do conjunto de instruções, mas sim na arquitectura em si, e
    as nomenclaturas RISC e CISC já não descrevem a realidade das arquitecturas actuais.


    Gabarito: ERRADO
  • Eduardo Amorim, vc pode estar certo, porém, a banca considerou CERTO a resposta. Acho que ela considerou historicamente, Fundamentalmente, onde realmente a grande diferença entre eles era no tamanho e na complexidade do conjunto de instruções.

    portanto: CERTO
  • No Reduced Instruction Set Computer (RISC) existe um conjunto simples e pequeno de instruções. Já o CISC (Complex Instruction Set Computer) possui uma grande quantidade de instruções complexas. Portanto, item correto.

    Fonte: http://www.meubizu.com.br/arquitetura-de-computadores-quest%C3%B5es-comentadas

  • Concordo com Wagner k. A banca deve ter considerado o histórico.

  • Os processadores RISC – Reduced Instruction Set Computer trabalham com um conjunto muito pequeno de instruções. Como consequência, os programadores possuem mais trabalho para desenvolver os seus programas, pois precisam combinar as instruções simples para realizar tarefas complexas.


    Os processadores CISC – Complex Instruction Set Computer, por sua vez, possuem um conjunto complexo de instruções guardado em seu interior. Como consequência, o trabalho do programador é facilitado, pois já existem instruções mais complexas para realizar algumas tarefas. Na prática, os processadores modernos utilizam um “misto” de ambas as filosofias, o chamado RCISC. Os processadores considerados RISC utilizam algumas instruções complexas, bem como os processadores CISC utilizam algumas instruções reduzidas.


    Os processadores comerciais da Intel e AMD são considerados CISC. Os processadores RISC foram moda na década de 80 e 90, por possuírem arquitetura mais simples, circuitos internos simplificados e serem mais baratos. Exemplos de processadores RISC são o Alpha, da DEC, o Sparc, da SUN, e o Power PC, da IBM.



ID
964975
Banca
FUNDEP (Gestão de Concursos)
Órgão
CODEMIG
Ano
2013
Provas
Disciplina
Arquitetura de Computadores
Assuntos

A estrutura que é utilizada para criar computadores mais velozes por executarem um conjunto reduzido de instruções é:

Alternativas
Comentários
  • Menor quantidade de instruções: talvez a característica mais marcante das arquiteturas RISC, seja a de possuir um conjunto de instruções menor(todas também com largura fixa), que as máquinas que possuíam a arquitetura CISC, porém com a mesma capacidade. Vem daí o nome dado a arquitetura RISC (computadores com um conjunto reduzido de instruções).


  • Risc

    Poucas instruções

    Instruções executadas pelo hardware

    Instruções com formato fixo

    Instruções com poucos modos de endereçamento

    Arquitetura com muitos registradores

    Arquitetura pipelining

    Instruções utilizam poucos ciclos de máquina


    Cisc

    Muitas instruções

    Instruções executadas por microcódigo

    Instruções com diversos formatos

    Instruções com diversos modos de endereçamento

    Arquitetura com poucos registradores

    Pouco uso da técnica pipelining.

    Instruções utilizam múltiplos ciclos.



    Fonte: Maia


ID
991003
Banca
CESPE / CEBRASPE
Órgão
MS
Ano
2013
Provas
Disciplina
Arquitetura de Computadores
Assuntos

No que se refere à arquitetura de computadores, julgue os itens a seguir.

Processadores SPARC fazem uso da arquitetura CISC.

Alternativas
Comentários
  • SPARC (Scalable Processor ARChictecture, ou seja, Arquitetura de Processadores Escaláveis) é uma arquitetura de processadores aberta desenvolvida pela Sun em 1985 baseada na arquitetura RISC. Fonte: Wikipédia.

  • Somente complementando com as características comuns à maior parte dos processadores RISC (para CISC é só mapear o contrário):

    •número de instruções limitado;
    •codificação de instruções em uma palavra de tamanho fixo;
    •execução sem micro-código;
    •altas taxas de execução (próximas a 1 instrução/ciclo)
    •uso intenso de pipelines;
    •poucos modos de endereçamento;
    •operações envolvendo a memória principal restritas a transferências (LOAD, STORE);
    •operações lógicas e aritméticas entre registradores, tipicamente com instruções de três endereços.

    Espero ter contribuído!

  • SPARC e MIPS são RISC

     

    .

    .

    .

    .

     

    At.te

    Foco na missão

  • GABARITO: ERRADO

    Os processadores RISC -> Alpha, da DEC, o Sparc, da SUN, e o Power PC, da IBM;

    Os processadores CISC -> Intel e AMD .


ID
991006
Banca
CESPE / CEBRASPE
Órgão
MS
Ano
2013
Provas
Disciplina
Arquitetura de Computadores
Assuntos

No que se refere à arquitetura de computadores, julgue os itens a seguir.

A arquitetura CISC permite utilizar dois operandos em uma única instrução.

Alternativas
Comentários
  • Utilizar dois operandos em uma única operação significa suportar operações do tipo "a=a+b", descrita por "add a,b". Já processadores RISC suportam operações do tipo "a=b+c", descrita por "add a,b,c", ou seja, podem especificar até 3 operandos por instrução.

  • CISC (Complex Instruction Set Computer, ou, em uma tradução literal, “Computador com um Conjunto Complexo de Instruções”): é um processador capaz de executar centenas de instruções complexas diferentes sendo, assim, extremamente versátil. Exemplos de processadores CISC são os 386 e os 486 da Intel.
    RISC Reduced Instruction Set Computer ou Computador com um Conjunto Reduzido de Instruções (RISC), é uma linha de arquitetura de computadores que favorece um conjunto simples e pequeno de instruções que levam aproximadamente a mesma quantidade de tempo para serem executadas. A maioria dos microprocessadores modernos são RISCs, por exemplo DEC Alpha, SPARC, MIPS, e PowerPC. O tipo de microprocessador mais largamente usado em desktops, o x86, é mais CISC do que RISC, embora chips mais novos traduzam instruções x86 baseadas em arquitetura CISC em formas baseadas em arquitetura RISC mais simples, utilizando prioridade de execução.

    Fonte: http://www.gruponetcampos.com.br/2011/03/arquitetura-cisc-e-risc-qual-diferenca/


  • Questão típica onde: "Quem pode mais pode menos". Dois operandos em uma unica instrução seria: ADD a,b (a=a+b). Se o RISC, que se utiliza de operações mais simples (como esta), permite este tipo de operação. Imagina o CISC?

  • CISC - Complex Instruction Set Computer

    - São mais lentos por executarem instruções mais complexas
    - Programas mais curtos e mais simples
    - Poucos registradores, obrigando a realizar mais referências à memória
    - Hardware mais caro e complexo se comparado ao RISC
    - Exige o nível da micro programação
    - Não utiliza ou faz uso moderado de pipeline

     

    Fonte: Provas de TI

  • A melhor resposta é a de Camila! Show. Priscila, sua resposta não explica a resposta da questão.


ID
991396
Banca
IFPI
Órgão
IF-PI
Ano
2012
Provas
Disciplina
Arquitetura de Computadores
Assuntos

O primeiro microprocessador multicore da Intel foi o:

Alternativas
Comentários
  • O Pentium D foi o primeiro processador a anunciar o CPU multicore (junto com seu irmão mais caro, o Pentium Extreme Edition) para computadores desktop.

     

    https://pt.wikipedia.org/wiki/Pentium_D


ID
991399
Banca
IFPI
Órgão
IF-PI
Ano
2012
Provas
Disciplina
Arquitetura de Computadores
Assuntos

O primeiro microprocessador com quatro núcleos da AMD foi o:

Alternativas
Comentários
  • A) CORRETO! Lançamento 19 de Novembro de 2007 (Revisão B2) com 4 núcleos.

    B) ERRADO! Core i3 = FABRICADO PELA INTEL.

    C) ERRADO! Atom = FABRICADO PELA INTEL.

    D) ERRADO! Pentium Quad Core = FABRICADO PELA INTEL.

    E) ERRADO! Duron = AMD = Produzido em: De 2000 a 2006. Não possui 4 núcleos.

     

  • A AMD considera os Phenom X4 os primeiros quad core reais, já que esses processadores possuem um núcleo monolítico (todos os núcleos estão no mesmo die).

     

    https://pt.wikipedia.org/wiki/AMD_Phenom


ID
998236
Banca
FUNCAB
Órgão
DETRAN-PB
Ano
2013
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Das opções a seguir, assinale aquela que NÃO é uma característica do processador CISC quando comparado ao processador RISC.

Alternativas
Comentários
  • Processadores CISC possuem mais instruções, por isso, permitem a criação de programas menores.

    Processadores RISC são mais rápidos, pois não usam microcódigos e suas instruções são executadas diretamente pelo hardware. 

    .

    .

    .

     

    At.te

    Foco na missão


ID
1077250
Banca
VUNESP
Órgão
UNESP
Ano
2013
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Um computador baseado em uma Unidade Central de Processamento do tipo RISC.

Alternativas
Comentários
  • RISC - Faz uso de pipeline, uma instrução para ciclo de relógio, instruções de tamanho fixo, instruções poucas e simples para executar tarefas complexas.


    Resposta: letra b

  • Essa teve que ser por eliminação. C, D e E se referem a características do CISC. O uso do pipeline é inclusive mais fácil no RISC o que torna a A também errada.

     

    Agora a alternativa B se refere mais ao conceito de pipeline comum em arquiteturas RISC.

     

    Mas dizer UMA instrução por ciclo é complicado, pois podem existir desvios (IFs) que podem reduzir a capacidade de execução, ou o ainda a CPU ser superscalar, hyperthreading ou ambas o que pode aumentar essa capacidade pra bem mais de uma instrução por ciclo.

     

  •  <<<< Resumo básico de RISC E CISC >>>>

    RISC: Faz uso intenso do pipeline.

    CISC: Faz uso moderado do pipeline.

    Logo, ambos usam o pipeline.

  • Processador CISC (Complex Instruction Set Computer)

    - Conjunto Complexo de Instruções Computacionais

    - vários ciclos de clock para execução da instrução (tempo variável)

    - Mais rápido para instruções complexas

    - contém microprogramação

    - uso de um ou dois operandos

    - múltiplos modos de endereçamento de memória

    - instrução com largura variável

    - poucos registradores (de 6 a 16)

    - fracamente paralelizado e complexidade no código

    - pouca utilização de pipeline

    - instruções executadas pelo microprograma

     

    Processador RISC (Reduced Instruction Set Computer)

    - Conjunto Reduzido de Instruções Computacionais

    - único ciclo de instrução.

    - Não contém microcódigo - instruções executadas diretamente pelo hardware (ausência de microprogramação)

    - instruções executadas pelo hardware

    - incompatível com CISC

    - faz uso de pipelining em larga escala

    - grande número de registradores

    - uso de uma instrução por ciclo de clock (formato simples e fixo) (tempo fixo)

    - endereçamento de memória simples

    - uso de 3 operandos de registrador permitido por instrução

    - apenas LOAD and STORE podem acessar a memória

    - complexidade no compilador

  • Gabarito B

    Um processador com arquitetura RISC (Reduced Instruction Set Computer) se caracteriza por possuir poucas instruções de máquina, em geral bastante simples, que são executadas diretamente pelo hardware. Na sua maioria, estas instruções não acessam a memória principal, trabalhando principalmente com registradores que, neste tipo de processador, se apresentam em grande número. Estas características, além de permitirem que as instruções sejam executadas rapidamente, facilitam a implementação do pipelining.

     

    Nos processadores RISC, um programa em linguagem de máquina é executado diretamente pelo hardware.

     

    CARACTERÍSTICAS RISC

    ·         Possui acesso à memoria somente via operações load e store. Todos os operandos ficam em registradores. Todas as outras operações são do tipo registrador-registrador.

    ·         Minimiza os acessos externos ao processador.

    ·         Internamente dentro do processador as frequências são mais elevadas.

    ·         Usa um grande número de registradores de propósito geral.

    ·         O uso intenso dos registradores.

    ·         Admite frequências mais altas por possuir arquiteturas mais simples, menos complexas.

    ·         Instruções de tamanho fixo e de fácil decodificação, ou seja, mais rápida execução. Controles através de hardware.

    ·         Essas instruções formam um pequeno conjunto combinado para compor instruções mais complexas.

    ·         As instruções mais simples ocupam mais espaço na memória.

    ·         Não existe o nível de micro programação.

    ·         O compilador será mais complexo, pois ele precisa entender as instruções mais simples e sua combinação para execução das instruções mais complexas.

    ·         Faz uso intenso de pipeline (registradores). Técnica usada no design de CPUs cuja ideia fundamental é dividir o processamento de uma instrução em uma série de etapas independentes.

    ·         Possibilita a redução de ciclo por instrução em troca de maior tamanho do código.

    ·         Execução de instruções em um único ciclo de clock, ou seja, uma instrução por ciclo.

     

     

     

     

    "Retroceder Nunca Render-se Jamais !"
    Força e Fé !
    Fortuna Audaces Sequitur !


ID
1089934
Banca
Aeronáutica
Órgão
CIAAR
Ano
2013
Provas
Disciplina
Arquitetura de Computadores
Assuntos

RISC, ou seja, Reduced Instruction Set Computer (computador com um conjunto de instruções reduzido) foi o termo cunhado em 1980 por um grupo, em Berkeley, liderado por David Patterson e Carlo Séquin. São características da Arquitetura RISC, exceto:

Alternativas
Comentários
  • Gabarito: D.

     

    RISC

     

    + registradores

    - instruções

    + pipeline

    - modos de enderelaçamento

     

    É na arquitetura CISC que se utilizam poucos registradores.

  • Processador CISC (Complex Instruction Set Computer)

    - Conjunto Complexo de Instruções Computacionais

    - vários ciclos de clock para execução da instrução (tempo variável)

    - Mais rápido para instruções complexas

    - contém microprogramação

    - uso de um ou dois operandos

    - múltiplos modos de endereçamento de memória

    - instrução com largura variável

    - poucos registradores (de 6 a 16)

    - fracamente paralelizado e complexidade no código

    - pouca utilização de pipeline

    - instruções executadas pelo microprograma

     

    Processador RISC (Reduced Instruction Set Computer)

    - Conjunto Reduzido de Instruções Computacionais

    - único ciclo de instrução.

    - Não contém microcódigo - instruções executadas diretamente pelo hardware (ausência de microprogramação)

    - instruções executadas pelo hardware

    - incompatível com CISC

    - faz uso de pipelining em larga escala

    - grande número de registradores

    - uso de uma instrução por ciclo de clock (formato simples e fixo) (tempo fixo)

    - endereçamento de memória simples

    - uso de 3 operandos de registrador permitido por instrução

    - apenas LOAD and STORE podem acessar a memória

    - complexidade no compilador

     

  • D) arquitetura com poucos registradores.


ID
1092442
Banca
CESPE / CEBRASPE
Órgão
INPE
Ano
2008
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Acerca dos microprocessadores ERC-32 e LEON, julgue os itens subsequentes.

O ERC-32 é um processador RISC, com suporte a cálculo em ponto flutuante implementado em hardware.

Alternativas

ID
1092445
Banca
CESPE / CEBRASPE
Órgão
INPE
Ano
2008
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Acerca dos microprocessadores ERC-32 e LEON, julgue os itens subsequentes.

O ERC-32 possui baixa tolerância à radiação; falhas devido à radiação são corrigidas por meio de redundância, comparando-se os resultados produzidos por 5 núcleos internos.

Alternativas

ID
1092448
Banca
CESPE / CEBRASPE
Órgão
INPE
Ano
2008
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Acerca dos microprocessadores ERC-32 e LEON, julgue os itens subsequentes.

O ERC-32 é suportado pelo sistema operacional de tempo real RTEMS

Alternativas

ID
1092451
Banca
CESPE / CEBRASPE
Órgão
INPE
Ano
2008
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Acerca dos microprocessadores ERC-32 e LEON, julgue os itens subsequentes.

No LEON, a tolerância a falha está focada na proteção das interfaces de entrada/saída do chip.

Alternativas

ID
1105696
Banca
EXATUS
Órgão
CEFET-RJ
Ano
2010
Provas
Disciplina
Arquitetura de Computadores
Assuntos

É possível afirmar que os microprocessadores atuais, possuem como características:

I - Comparando-os a modelos anteriores, apresentam menor freqüência de clock, entretanto ainda assim possuem maior desempenho, isso se justifica pela presença de mais de um núcleo.

II - Considerando características como configuração de clock e cache, processadores com 2 núcleos podem ter desempenho superior a alguns processadores de 4 núcleos.

III - Existência de até 3 caches de memória (L1, L2 e L3) no processador.

IV - Tamanhos menores (ex: 32 nanômetros), no entanto, apresentam maior poder de processamento que processadores produzidos através da tecnologia de 90nm.

V - Tamanhos menores (32 nanômetros), entretanto, maior poder de processamento que processadores de 90 nm.

Alternativas

ID
1159597
Banca
CESPE / CEBRASPE
Órgão
TJ-CE
Ano
2014
Provas
Disciplina
Arquitetura de Computadores
Assuntos

A respeito das arquiteturas de hardware RISC e CISC, assinale a opção correta.

Alternativas
Comentários
  • A) Como cada arquitetura executa instrução de forma diferente, MIPS não é a mais adequada.

    b) CISC faz uso da microprogramação.

    c) Na RISC só existem duas instruções de acesso à memória: LOAD e STORE. O restante das operações é feito diretamente no processador.

    d) CISC possui mais modos de endereçamento.

    e) CISC faz sim uso de pipeline, apesar de ser em menor quantidade

  • Letra E

    Pipeline: Permite dividir as instruções em vários estágios diferentes, permitindo a execução simultânea dos estágios. Enquanto um dos estágios é executado, ocorre uma busca antecipada da próxima instrução.

    RISC: Altamente Pipeling

    CISC: Pouco ou Nenhum Pipeling