Questão 178927

• Banca: VUNESP
• Órgão: CETESB
• Ano: 2009
• Provas: VUNESP - 2009 - CETESB - Analista de redes e comunicação de dados
• Disciplina: Arquitetura de Computadores
• Assuntos: Memória; Modos de endereçamento

A memória cache possibilita diminuir o tempo de acesso do processador à memória, com o uso de uma memória mais rápida (cache) entre o processador e a memória principal (mais lenta). Quando o processador fornece um endereço de uma posição de memória a ser acessada e cujo conteúdo não se encontra armazenado na memória cache, diz-se que ocorreu um

• A. cache hit.
• B. cache miss.
• C. write back.
• D. write through.
• E. write deferred.

Gabarito: B

Comentários

• Cahe é um dispositivo de acesso rápido, interno ao sistema, que serve de intermediário entre um operador de um processo e o dispositivo de armazenamento ao qual esse operador acede. A principal vantagem na utilização do cache consiste em evitar o acesso ao dispositivo de armazemento - que pode ser demorado -;  armazenamento os dados em meios de acesso mais rápidos.
  Cache hits: ocorre quando se procura por um dado na memória cache e esse dado está lá.
  
  Cahe miss: Ocorre quando o cache é consultado e não congtém um dado com a etiqueta desejada. O dado então é copiado do local original de armazenamento e inserido no cache, ficando pronto para o próximo acesso.
  
  Write back: é um técnica de escrita de dados na memória cache, nesse tipo de escrita a CPU escrev dados diretamente na memória cache, cabendo ao sistema a escrita posterior da informação na memória principal. A CPU fica livre mais rapidamente para executar outras operações.
  
  write through: é uma técnica de escrita em memória cache em que é escrito no cache e na memória  ao mesmo tempo. Apresenta pior desemepnho que a técnica de write back, mas é mais simples de implementar e apresenta a vantagem de consistência interna.
  
  write deferred: Se alguém souber de alguma coisa a respeito,  informe. 
• "Deferred" é o uso em atraso, posposto ou "lazy". É uma técnica especialmente últil quando a checagem de alguma restrição deve ser feita após o processamento. Fica bastante claro quando se pensa no contexto de banco de dados, em que uma determinada constraint só é verificada no final da transação (após commit). O diagrama abaixo mostra a estrutura do comando DDL, que ajuda a dar uma ideia das opções de restrição:
  
  
  
  
  
  No contexto de memória, write deferred é o mesmo que lazy write: dados são primeiro gravados na memória para depois serem transferidos para o disco.
  
  Fontes:
  http://docs.oracle.com/cd/B28359_01/server.111/b28286/statements_10003.htm
  http://docs.oracle.com/cd/E28394_01/pt852pbh1/eng/psbooks/tapd/chapter.htm?File=tapd/htm/tapd11.htm
  http://www.superspeed.com/servers/supercache.php
  http://www.computerhope.com/jargon/l/lazy_write.htm
  
  

• Gabarito B

  Ausência de conteúdo no cache - CACHE MISS

  Quando o processador necessita de um dado, e este não está presente no cache, ele terá de realizar a busca diretamente na memória RAM, utilizando wait states e reduzindo o desempenho do computador. Como provavelmente será requisitado novamente (localidade temporal) o dado que foi buscado na RAM é copiado no cache.

   

   

   

   

  "Retroceder Nunca Render-se Jamais !"
  Força e Fé !
  Fortuna Audaces Sequitur !

• Cache hit = o dado requerido está realmente lá.

  Cache miss = quando o processador procura o dado na cache e ele não é localizado.