- ID
- 1828471
- Banca
- UFMT
- Órgão
- IF-MT
- Ano
- 2015
- Provas
- Disciplina
- Arquitetura de Computadores
- Assuntos
Considere um determinado hardware com memória principal DRAM sem cache e com as seguintes
características:
- Tempo de Ciclo de Leitura (TCL) = 15ns
- Tempo de Decodificação (TD) = 5ns
- Tempo de Buffer de Dados (TB) = 3ns
Qual deve ser o limite máximo de Tempo de Acesso à Memória (TA) para esse sistema?
- Tempo de Ciclo de Leitura (TCL) = 15ns
- Tempo de Decodificação (TD) = 5ns
- Tempo de Buffer de Dados (TB) = 3ns
Qual deve ser o limite máximo de Tempo de Acesso à Memória (TA) para esse sistema?