Questão 229483

• Banca: CESPE / CEBRASPE
• Órgão: TRE-MT
• Ano: 2010
• Provas: CESPE - 2010 - TRE-MT - Técnico Judiciário - Operação de Computador
• Disciplina: Arquitetura de Computadores
• Assuntos: Arquitetura de processadores: RISC, CISC, WISC e Microprocessadores.

A respeito de arquiteturas RISC e CISC, assinale a opção correta.

• A. As arquiteturas RISC utilizam múltiplos conjuntos de registradores.
• B. As arquiteturas CISC possuem um conjunto reduzido de instruções, facilitando a organização da unidade de controle de modo que esta tenha uma interpretação simples e rápida.
• C. A arquitetura CISC se caracteriza pela inexistência de microcódigo. Dessa forma, a complexidade está no compilador.
• D. Nas arquiteturas CISC, utiliza-se o pipeline, uma técnica que divide a execução de uma instrução em fases ou estágios, o que possibilita a execução simultânea de múltiplas instruções.
• E. O principal objetivo de uma máquina RISC é executar uma instrução por ciclo. Como o acesso à memória utiliza vários ciclos, uma máquina RISC possui menos registradores que uma máquina CISC.

Gabarito: A

Comentários

• Estranhamente esta questão foi de uma prova de 2010, pois a técnica de pipeline já foi incorporada há alguns anos em processadores CISC. Desta forma, acredito que a resposta D esteja correta também.

  Concordam?

• CISC (Complex Instruction Set Computer ou "Computador com um Conjunto Complexo de Instruções")

  RISC (Reduced Instruction Set Computer, ou "Computador com um Conjunto Reduzido de Instruções")

  a) Correto. A arquitetura RISC tem um grande número de registradores.

  b)  Quem tem conjunto reduzido de instruções é a tecnologia RISC.

  c) A inexistência de microcódigo é característica da arquitetura RISC.

  d) É sabido que a arquitetura RISC faz uso intenso de pipeline. Quanto ao CISC é praticamente inexsistente.

  e) A arquitetura RISC tem um número muito maior de registradores

• Não concordo que a D esteja certa também não, pelo final da frase... 'uma técnica que divide a execução de uma instrução em fases ou estágios, o que possibilita a execução simultânea de múltiplas instruções. CISC, execução simples? Não CISC são execuções complexas, certo? Por aí vc mata a questão. Letra D errada. A certa é só A mesmo.

• Pipeline é uma lista de todos os estágios que uma dada instrução precisa percorrer para ser executada. Também não vejo o erro da afirmativa d)

• A letra "D" também achei um pouco polêmica. Estou fazendo LFG (Perito PF - área TI) e o professor foi bem enfático ao afirmar que TODOS  os processadores (Risc e Cisc) utilizam Pipeline. A letra "A" está certa, mas a letra "D" é questionável.
• Discordo, pois a questão diz: "...divide a instrução em várias fases ou estágios...". Um dos princípios do Pipelining é dividir o HARDWARE em várias partes dedicadas. Como exemplo temos a divisão clássica em 5 estágios (busca instr, decodifica instr, busca operando, exec instr e escrita).
  
  Apesar disso, acredito que a FCC considerou errada a D por causa da arq CISC. A verdade é que atualmente os processadores CISC possuem núcleos RISC, para executar pequenas instruções.
  
  Abraços.
• Como o objetivo é aprovação no concurso, o que tenho visto nas questões é:
  Diz que CISC não faz uso ou pouco/limitado uso de pipeline.
• Outro ponto negativo na questão D, é a expressão " execução simultânea". A CESPE gosta de pegar candidatos nesses "trocadilhos". Na verdade não existe execução de multiplas instruções em um mesmo núcleo de processamento. 
• O erro da alternativa D está em dizer que a arquitetura CISC faz uso do pileline. Isso é errado. A arquitetura CISC faz uso moderado de pipeline.