Questão 2336986

• Banca: FUNECE
• Órgão: UECE
• Ano: 2017
• Provas: FUNECE - 2017 - UECE - Analista de Sistemas
• Disciplina: Arquitetura de Computadores
• Assuntos: Arquitetura de processadores: RISC, CISC, WISC e Microprocessadores.

Atente para as seguintes afirmações sobre arquitetura de processadores CISC e RISC:

I. A arquitetura RISC usa um número menor de registradores do que a arquitetura CISC.

II. Na arquitetura RISC o conjunto de instruções é menor do que na arquitetura CISC.

III. Na arquitetura RISC as instruções têm tamanho variável enquanto na arquitetura CISC as instruções têm tamanho fixo.

É correto o que se afirma somente em

• A. I.
• B. I e II.
• C. II.
• D. II e III.

Gabarito: C

Comentários

• Gabarito: C.

   

  RISC

   

  + registradores

  - instruções

  + pipeline

  - modos de endereçamento

  comprimento das instruções fixo

  LOAD/STORE

   

  CISC

   

  - registradores

  + instruções

  - pipeline

  + modos de endereçamento

  comprimento das instruções variável

  qualquer instrução

   

   

  I - A arquitetura RISC usa um número maior de registradores do que a arquitetura CISC.

   

  III - Na arquitetura RISC as instruções têm tamanho fixo enquanto na arquitetura CISC as instruções têm tamanho variável.

• CISC (Complex Instruction Set Computer)

  - Conjunto Complexo de Instruções Computacionais

  - Mais rápido para instruções complexas

  - contém microprogramação

  - uso de um ou dois operandos

  - múltiplos modos de endereçamento de memória

  - instrução com largura variável

  - vários ciclos de clock para execução da instrução (tempo variável)

  - poucos registradores (de 6 a 16)

  - fracamente paralelizado e complexidade no código

  - utilização de pipeline em larga escala

  - instruções executadas pelo microprograma

   

  RISC (Reduced Instruction Set Computer)

  - Conjunto Reduzido de Instruções Computacionais

  - Não contém microcódigo - instruções executadas diretamente pelo hardware (ausência de microprogramação)

  - instruções executadas pelo hardware

  - incompatível com CISC

  - faz uso de pipelining em larga escala

  - grande número de registradores

  - uso de uma instrução por ciclo de clock (formato simples e fixo) (tempo fixo)

  - endereçamento de memória simples

  - uso de 3 operandos de registrador permitido por instrução

  - apenas LOAD and STORE podem acessar a memória

  - complexidade no compilador