SóProvas

ID
2746306
Banca
UFLA
Órgão
UFLA
Ano
2018
Provas
Disciplina
Arquitetura de Computadores
Assuntos

A hierarquia de memória é baseada no princípio da localidade de referência, para a qual os programas têm alta probabilidade de acessar uma parte relativamente pequena do espaço de endereço, em qualquer instante de tempo. As memórias cache exploram esse princípio, tornando os acessos a dados e instruções mais rápidos. Quanto à organização de memória, considere as seguintes proposições:


I. Nas memórias cache totalmente associativas um bloco da memória principal é alocado em uma posição única da memória.

II. O TLB (Translation Lookaside Buffer) é uma pequena memória cache que mantém mapeados os endereços físicos recentemente usados.

III. A memória cache secundária (L2) tem como objetivo reduzir a taxa de faltas no acesso a dados e instruções.

IV. Write-back é a técnica de escrita na memória cache na qual a informação é escrita tanto no bloco da cache, quanto no bloco da memória de nível inferior da hierarquia.


Assinale a alternativa CORRETA:

Alternativas
Comentários

  • Apenas as assertivas II e III estão corretas. Vamos aos comentários..


    I) INCORRETA. Na verdade, aqui temos uma descrição do mapeamento direto. No mapeamento associativo, os blocos de memória alocados na cache não tem posição fixa, isto é, eles são alocados sempre na primeira linha vaga do cache. Quando todos as linhas estiverem ocupadas, será necessário um algoritmo de substituição de blocos tais como o LRU ou FIFO...

    No mapeamento direto, cada linha da cache é reservada para uma posição da memória. Como existem mais posiçõs na memória principal que a na cache, geralmente neste mapeamento varias posições da memória são designadas para a mesma linha de cache. Por exemplo, imaginem que da posição 0h a AAh da memória os blocos sempre ocupados nas linha 2 da memória.


    II) CORRETA


    III) CORRETA


    IV) INCORRETA. Aqui a banca tentou nos confundir mais uma vez. Na verdade ela descreveu a estratégia write through.

  • Mapeamento associativo total ou completamente associativo: Oposto do mapeamento direto, não existe posição fixa para cada bloco de memória em cache. O bloco é buscado na memória principal e armazenado na cache junto com o seu endereço, em qualquer posição que não esteja ocupada.

    Escrita Existem três políticas possíveis para a atualização dos dados escritos na memória cache.

    São os chamados mecanismos de coerência:

    Write back: escrita na cache e posteriormente na RAM - visa o desempenho.

    Write through: escrita simultânea na cache e na RAM - visa a confiabilidade (são mais lentas).

    Write Once: escrita uma única vez - sistemas com multiprocessadores.

     

    L1 - A menor delas, mais rápida, mais cara e mais próxima ao processador. Alguns projetos dividem a L1 em dados e instruções (Arquitetura de Harvard).

    L2 - Supre as deficiências de tamanho da L1 e como é maior, tornou-se um trunfo das arquiteturas modernas por mais desempenho. Não é tão rápida, mas com uma boa taxa de acerto para reduzir o tempo perdido quando houver uma falha na cache de nível 1.

    L3 - Proposta pela AMD, apresenta mais um nível de maior tamanho e menor desempenho.

    Normalmente, utiliza-se a cache de nível 1 separada para instruções e uma cache de nível 2 unificada .

  • Memória associativa ou Translation Lookaside Buffer - hardware especial que possui a finalidade de mapear o endereço lógico (virtual) a um endereço físico sem a necessidade de acessar a tabelas de páginas.