-
Assertiva ERRADA.
No [R]ISC a quantidade de instruções por ciclo é [r]eduzida. Tipo, bem reduzida. Mais especificamente igual a 1 instrução por ciclo.
É no [C]ISC que as instruções são mais [c]omplexas e se executam mais instruções por ciclo.
-
RISC:
Instruções Simples, levando um ciclo
Instruções LOAD e STORE refereciam a memória;
Utiliza muito pipeline;
Instruções de formato fixo;
Compilador complexo;
Muitos registradores;
Instruções executadas pelo hardware;
Poucos modos de endereçamento.
CISC:
Instruções Complexas, levando múltiplos ciclos;
Qualquer instrução referencia a memória;
Usa pouco pipeline;
Instruções de vários formatos;
Microprograma;
Poucos registradores;
Instruções interpretadas pelo microprograma.
Muitos modos de endereçamento.
.
.
At.te
Foco na missão ❢
-
GAB:ERRADO
Quem viu esse video de 2min explicando tudo não erra essa questão. https://youtu.be/uxQ3w2vZQoY
-
GABARITO: ERRADO
A característica que mais se destaca na arquitetura RISC é que computadores pertencentes a ela realizam 1 (UMA) INSTRUÇÃO por ciclo.
A característica que mais se destaca na arquitetura CISC é que computadores pertencentes a ela realizam VARIAS instruções por ciclo.
-
RISC
• Possui poucas instruções e todas possuem a mesma largura;
• Execução otimizada de chamada de funções;
• Menor quantidade de modos de endereçamento;
• Uso intenso de pipelining, pois é mais fácil implementar o paralelismo quando se tem instruções de
mesmo tamanho;
• Execução rápida de cada instrução (uma por ciclo de relógio);
• Processadores RISC não requerem microcódigos (sobra mais espaço no chip);
• Menos acesso à memória principal, instruções que acessam a memória: LOAD e STORE (arquitetura registrador – registrador, ou seja, após buscar os dados da memória e colocá-los em registradores, as operações são realizadas);
• Maior quantidade de registradores;