-
RISC
Máximo cinco ciclos de clock
Instruction Fetch - IF
Instruction Decode - ID
Subtópico 3
Subtópico 4
Subtópico 5
Barramentos
ULA
Load/Store
Opcode simples
Técnica que possui um conjunto pequeno de instruções implementadas diretamente em hardware, não sendo necessário realizar leitura em uma memória, deixando a execução das instruções mais rápida
Sem microcódigo
Formato fixo
Pouca variação
Registradores
Letra A
-
Embora a arquitetura RISC utilize muitos registradores, a arquitetura CISC torna-se mais cara devido à utilização do microcódigo.
.
At.te
Foco na missão ❢
-
LETRA A) CORRETA
LETRA B) INCORRETA -> O foco da RISC não é no hardware, mas sim no software;
LETRA C) INCORRETA -> Apesar do RISC realmente usar mais registradores de uso geral, ele na verdade ocupa mais espaço na memória; a lógica é simples: instruções mais simples levam a um número de instruções maior para executar a mesma função;
LETRA D) INCORRETA -> Em geral, usa o mais memória realmente, mas boa parte dessa memória é dedicada a instruções;
LETRA E) INCORRETA -> Foco no software
-
Embora a arquitetura RISC utilize muitos registradores, a arquitetura CISC torna-se mais cara devido à utilização do microcódigo.
.
At.te
Foco na missão ❢
-
A = Registrador para Registrador, Mais Rápidos, BARATO, usa MAIS Memória e Programação MAIS DIFÍCIL.
B = RISC OCUPA MAIS ESPAÇO NA MEMÓRIA
C = RISC OCUPA MAIS ESPAÇO NA MEMÓRIA
D = USA MAIS MEMÓRIA PARA INSTRUÇÕES
- - Somente LOAD e STORE devem referenciar a memória, todas as outras devem operar apenas em registradores
E = POUCOS MODOS DE ENDEREÇAMENTO
GABARITO A