RISC
• Possui poucas instruções e todas possuem a mesma largura;
• Execução otimizada de chamada de funções;
• Menor quantidade de modos de endereçamento;
• Uso intenso de pipelining, pois é mais fácil implementar o paralelismo quando se tem instruções de mesmo tamanho;
• Execução rápida de cada instrução (uma por ciclo de relógio);
• Processadores RISC não requerem microcódigos (sobra mais espaço no chip);
• Menos acesso à memória principal, instruções que acessam a memória: LOAD e STORE (arquitetura registrador – registrador, ou seja, após buscar os dados da memória e colocá-los em registradores, as operações são realizadas);
• Maior quantidade de registradores, justamente pelo explicado no item anterior.