Questão 4861246

• Banca: IDECAN
• Órgão: IF-RR
• Ano: 2020
• Provas: IDECAN - 2020 - IF-RR - Informática
• Disciplina: Arquitetura de Computadores
• Assuntos: Arquitetura de processadores: RISC, CISC, WISC e Microprocessadores.

No contexto de arquitetura e organização de computadores, existe o processador que, de modo geral, é responsável por executar uma série de instruções dadas pela máquina. Considerando essas instruções, dentre outros aspectos, um processador pode ser construído sob a arquitetura CISC e RISC. Acerca dessas arquiteturas, marque a opção correta.

• A. Na arquitetura RISC, o processador possui um conjunto de instruções simples e limitado, que são executadas em um ciclo de relógio (clock).
• B. Na arquitetura CISC, o processador possui um conjunto de instruções complexas, que são executadas em um ciclo de relógio (clock).
• C. Na arquitetura RISC, o processador possui um conjunto de instruções complexas e há a necessidade de vários ciclos do relógio (clock) para executá-la.
• D. Na arquitetura CISC, o processador possui um conjunto de instruções simples e há a necessidade de vários ciclos do relógio (clock) para executá-la.
• E. Nas arquiteturas RISC e CISC, o processador não possui um conjunto de instruções, sendo que essas instruções devem ser fornecidas pela memória.

Gabarito: A

Comentários

• Assertiva A

  A arquitetura CISC (Computador com um Conjunto Complexo de Instruções), é uma arquitetura que suporta muitas instruções, porém a execução dessas instruções são mais lentas

  A arquitetura RISC (Conjunto Reduzido de Instruções), suporta menos instruções, e com isso executa com mais rapidez o conjunto de instruções que são combinadas.

  Fonte = http://ww2.deinfo.ufrpe.br/14064/arttigos/pt-br/risc-e-cisc-compara%C3%A7%C3%A3o-de-suas-t%C3%A9cnicas

  Caso queira se aprofundar no assunto.

  https://medium.com/permalink-univesp/pq-os-intel-i9-i7-i5-s%C3%A3o-cisc-e-n%C3%A3o-risc-975697b71145

• qual o erro da B? alguém?

• Jefferson,

  b) Na arquitetura CISC, o processador possui um conjunto de instruções complexas, que são executadas em um ciclo de relógio (clock). ERRADO

  Na arquitetura CISC as instruções são executas em vários ciclos de clock, justamente por serem mais complexas.

  GABARITO A.

• Bizu para não errar

  CISC tem o C de complexa e variável

  RISC tem o R de relógio, é simples e fixo

  GAB A

• O erro da B é a execução em um único ciclo de relógio.
• RISC não necessariamente é um ciclo de relógio, por exemplo, existe o MIPS (processador RISC) versão multiciclo. A questão não tem resposta certa.

• B = Vários Ciclos de CLOCK

  C = Isso aqui é CISC

  D = Instruções COMPLEXAS

  E = LHUFAS

  GAB A