SóProvas


ID
645181
Banca
FCC
Órgão
TJ-PE
Ano
2012
Provas
Disciplina
Arquitetura de Computadores
Assuntos

É um item que NÃO integra um pipeline de cinco estágios:

Alternativas
Comentários
  • Um pipeline possui 5 estágios:
    1)      Busca da instrução em memória
    2)      Decodificação da instrução
    3)      Execuçãoda instrução
    4)      Acesso a um operando em memória
    5)      Gravação da instrução
  • Não integra é  Divisão do clock.
  • e)Divisão do clock.

    Fases do pipeline:

    Instruction fetch
    Instruction decode and register fetch
    Execute
    Memory access
    Register write back

  • Letra E

     

    Utilizando aqui um pipeline com 6 estágios:
    - (BI) Busca de Instrução (Fetch Instruction): o processador lê uma instrução da memória;
    - (DI) Decodificação de Instrução (Decode Instruction): a instrução é decodificada para determinar qual ação é requerida; - Letra B
    - (CO) Cálculo de Operandos (Calculate Operands): calcular o endereço dos operandos;
    - (BO) Busca de Operandos (Fetch Operands): obter cada operando da memória; - Letra D
    - (EI) Execução da Instrução (Execute Instruction): efetuar a operação indicada; - Letra A
    - (EO) Escrita de Operando (Write Operand): armazenar o resultado na memória. - Letra C