SóProvas

Questões de Pipeline

ID
11944
Banca
CESPE / CEBRASPE
Órgão
Polícia Federal
Ano
2004
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Ao se escolher uma configuração de computador do tipo PC,
diversos aspectos devem ser considerados, como custo,
desempenho, tipo de aplicação etc. Com relação às características
de configuração desse tipo de computador, julgue os itens a seguir.

Atenção especial deve ser dada ao processador, o principal
elemento do computador. Uma indicação de alta capacidade
de processamento é a utilização de superpipeline na sua
arquitetura, que é a capacidade de o processador gerenciar
simultaneamente diversos pipelines paralelos.

Alternativas
Comentários
  • A arquitetura superpipeline subdivide cada
    estágio do pipeline em subestágios e
    múltiplica o clock internamente

    Cada subestágio continua executando uma
    instrução por clock, mas como o clock
    interno é multiplicado, o pipeline pode
    aceitar duas ou mais instruções para cada
    clock externo.
  • Processadores SuperpipelineOs processadores Superpipeline tomam vantagemdo paralelismo de instruções para reduzir o tempo do ciclo.Num Processador Superpipeline, os estágios doprocessador pipeline são divididos emsubestágios. O grau de superpipeline é medido pelo númerode subestágios em que é dividido um estágio.Para obter a subdivisão dos estágios, é necessário ter um relógio funcionando numa freqüência múltipla da freqüência do estágio de forma a poder lançar a execução de uma instrução a cadasubestágio.Superpipelines podem obter resultados mais rapidamente que Superescalares em operações simples graças ao fato de obter resultados nos meios-estágios.Pontos negativos:• Existe a necessidade de usar, entre ossubestágios, registradores que ajudam a aumentar o ciclo total da instrução. • Existe uma necessidade maior de controle que leva a existir um skew do relógio (atraso devido ao tempo de comunicação).Origem: http://www.inf.ufrgs.br/gppd/disc/cmp134/prog/SScalar5_4.pdf

  • Eu não entendi o erro da questão!

  • Há dois conceitos misturados na questão: arquitetura superpipeline e arquitetura superescalar.

    Arquitetura Superpipeline: cada instrução não requer um ciclo de relógio completo para ser executado. Um ciclo de instrução pode ser resumido como sendo busca da instrução, decodificação, busca do operando, execução. Numa pipeline comum, cada um leva um ciclo de relógio. Numa superpipeline, cada instrução leva menos que metade de um ciclo de relógio. Então, considere, p. ex:
    Considere que x, de "Instrução x", seja cada uma das instruções do ciclo de instrução (busca, dec, op, exec).


    Pipeline normal:

    Instrução 1 Instrução 2 Instrução 3 Instrução 4
                       Instrução 1 Instrução 2 Instrução 3 Instrução 4
                                          Instrução 1 Instrução 2 Instrução 3 Instrução 4
                                                             Instrução 1 Instrução 2 Instrução 3 Instrução 4
    SuperPipeline:

    Instrução 1 Instrução 2 Instrução 3 Instrução 4
           Instrução 1 Instrução 2 Instrução 3 Instrução 4
                  Instrução 1 Instrução 2 Instrução 3 Instrução 4
                         Instrução 1 Instrução 2 Instrução 3 Instrução 4


    Percebe-se que na superpipeline as instruções levam menos de 1 ciclo de relógio para serem executadas.

    Em uma arquitetura Superescalar:

    Instrução 1 Instrução 2 Instrução 3 Instrução 4
    Instrução 1 Instrução 2 Instrução 3 Instrução 4
                       Instrução 1 Instrução 2 Instrução 3 Instrução 4
                       Instrução 1 Instrução 2 Instrução 3 Instrução 4

    Percebe-se que na superescalar há um paralelismo, que é a definição da questão. No exemplo acima, há duas pipelines em paralelo.
















  • Gostei do esclarecimento do Wilson mas gostaria de ser mais objetivo quanto a resposta mesmo discordando da formulação da pergunta.

    Gerenciar simultaneamente diversos pipelines paralelos é sim uma vantagem do superpipeline porém a técnica superescalar faz uso do paralelismo real com duas ou mais instruções sendo processadas em paralelo, com melhora significativa da performace.

    Conclusão: É uma pergunta difícil pois apesar de usar a vantagem do paralelismo ele não se baseia no paralelismo real usado pela técnica superescalar, gerando dúvida quanto a resposta correta. Eu mesmo errei a resposta devido ao superpipeline fazer uso desta vantagem. Não achei a pergunta muito bem formulada.

  • Pipeline: permite que todos os elementos da CPU funcionem ao mesmo tempo(ex: um componente busca, outro decodifica, outro executa etc), minimizando, assim, a ocorrência de circuitos ociosos. 

    Superpipeline:

    Alguns pesquisadores, entretanto, perceberam que, quando se subdividia a pipeline em um maior número de níveis, alguns destes estágios precisavam de muito menos tempo de execução que um ciclo de clock. Assim, propôs-se o uso de um duplicador de clock interno na CPU, de maneira que muitos destes estágios do pipeline pudessem ser finalizados na metade do tempo, acelerando ainda mais o processamento final.

    Ressaltando que o aumento de desempenho é oriundo de um menor tempo de processamento de cada instrução(elas ainda estão sendo executadas uma a uma).

  • A definição da questão seria correta se alterado superpipeline por SUPERESCALAR.

     

    As arquiteturas superescalares incluem todos os aspectos do pipeline e ainda acrescentam o fato de as instruções poderem estar executando no mesmo estágio do pipelining(em linhas pipelining diferentes).

  • Gabarito Errado

    Na arquitetura superescalar, várias instruções podem ser iniciadas simultaneamente e executadas independentemente umas das outras. A arquitetura pipeline permite que diversas instruções sejam executadas ao mesmo tempo, desde que estejam em estágios diferentes do pipeline.

     

    "Retroceder Nunca Render-se Jamais !"
    Força e Fé !
    Fortuna Audaces Sequitur !

     

     

ID
16999
Banca
CESGRANRIO
Órgão
AL-TO
Ano
2005
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Uma técnica utilizada pelos processadores de microcomputadores, que consiste em aproveitar as unidades dos processadores que, a princípio, ficariam ociosas durante a execução de uma instrução para começarem a executar a próxima instrução de um programa, é chamada de:

Alternativas
Comentários
  • PIPELINE é uma técnica de hardware que permite que a CPU realize a busca de uma ou mais instruções além da próxima a ser executada. Estas instruções são colocadas em uma fila de memória (dentro da CPU) onde aguardam o momento de serem executadas.

    A técnica de PIPELINE é utilizada para acelerar a velocidade de operação da CPU, uma vez que a próxima instrução a ser executada está normalmente armazenada dentro da CPU e não precisa ser buscada da memória, normalmente muito mais lenta que a CPU.

    FONTE: http://pt.wikipedia.org/wiki/Pipeline
  • A) OVERCLOCK* errado pois consiste em aumentar o rológio (pulsos) do processadorB) PIPELINE * CORRETO Pipeline é a execução adiantada das instruções de um programa.C) RENDERIZAÇÃO* Errado, renderização é usado na construção de gráficos 3DD) SEGMENTAÇÃO* Errado, é a forma com que o Linux gerencia memória virtualE) WAIT STATE* Errado, basta traduzir o nome para o português

  • pipeline - um modo de processamento no qual os estagios processam informação de forma simultanea dividindo workload em tarefas. 

    estagios pipeline:

    Instruction fetch
    Instruction decode and register fetch
    Execute
    Memory access
    Register write back

ID
17902
Banca
CESGRANRIO
Órgão
BNDES
Ano
2008
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Seja A uma máquina hipotética com tempo de ciclo de 5 ns e sem paralelismo no nível de instrução. Assumindo-se que cada estágio demora um ciclo de relógio, qual opção indica uma latência e um número de estágios no pipeline de uma máquina hipotética B suficientes para que B tenha uma largura de banda de processador superior ao da máquina A?

Alternativas
Comentários
  • O pipeline possibilita que em cada estágio esteja sendo processada uma instrução. Logo, para efeito de comparação, podemos ter o número de instruções sendo processadas simultâneamente igual ao número de estágios.

    Vamos comparar as latências. Quanto menor a latência, maior será a largura de banda, já que são grandezas inversamente proporcionais. Considerando, claro, que os processadores possuem mesma frequencia de processamento.
    Como não sabemos quantos estágios tem cada processador, até porque, o número de estágios varia de acordo com o processador, vamos supor um número fixo, por exemplo, 4, para facilitar as contas, já que a maior parte das alternativas possui 2 estágios que é um divisor de 4 e exatamente 4 na letra “e)”.

    Para 4 estágios (ou 4 instruções), temos:
    Máquina A (a máquina do enunciado) -> 4 x 5ns => 20ns (x 5ns, pois cada estágio gasta 5ns)
    a) 2 instruções em 12ns, x(2) -> 4 instruções em 24ns (mais lento)
    b) 2 instruções em 14ns, x(2) -> 4 instruções em 28ns (mais lento)
    c) Para compararmos as informações desta alternativa com a máquina A, vamos fazer o MMC(5,4) que é igual a 20.
    Máquina do enunciado: 4 instruções em 20ns, ou multiplicando por 5: 20 instruções em 100ns
    Máquina desta alternativa: 5 instruções em 20ns, ou multiplicando por 4: 20 instruções em 80ns (mais rápido que nossa máquina A)
    d) Para compararmos as informações desta alternativa com a máquina A, vamos fazer o MMC(3,4) que é igual a 12.
    Máquina do enunciado: 4 instruções em 20ns, ou multiplicando por 3: 12 instruções em 60 ns
    Máquina desta alternativa: 3 instruções em 24ns, ou multiplicando por 4: 12 instruções em 72ns (mais lento)
    e) 28 ns de latência e 4 estágios, ou seja, 4 instruções em 28 ns (mais lento)

    Logo, mostramos que a máquina que consegue processar mais informações em menos tempo, ou seja, possui maior largura de banda do barramento do que a máquina A, é a máquina da letra C.

    Um abraço a todos os concursandos.
    Eric Hanzelmann - UFRJ
  • Temos uma instrução a cada 5 ns.Na máquina hipotética:Sabendo que cada estágio você paraleliza a instrução, em cada ciclo:a) 12/2 = 6, >5b) 14/2 = 7, >5c) 20/5 = 4, <5 <- Uma instrução a cada 4 segundos.d) 24/3 = 8, >5e) 28/4 = 7, >5Throughput relativo = Latência / N º EstágiosPortanto a máquina com 20 ns de latência porém com 5 estágios tem mais throughput.
  • largura de banda de processador é a quantidade de instruções executadas em um intervalo de tempo. Este conceito também é chamado de throughput (vazão) de processamento.

    Para máquina A o enunciado especifica que não há paralelismo no nível de instrução, ou seja, somente uma instrução é executada por vez, o throughput de um processador pode ser calculado com a seguinte equação:

    throughput = (número de estágios no pipeline) / latência , onde a latência é o tempo de execução de um estágio.

    Então, o throughput da máquina A é:  throughput A = 1/5ns = 200 milhões de instruções/ s.

    O enunciado pergunta qual opção indica uma latência e um número de estágios no pipeline de uma máquina hipotética B suficientes para que B tenha uma largura de banda de processador superior ao da máquina A.

    Calcula-se o throughput de cada uma das alternativas:
    a) 2/12ns = 166,67 milhões de instruções por segundo
    b) 2/14ns = 142,86 milhões de instruções por segundo
    c) 5/20ns = 250,00 milhões de instruções por segundo
    d) 3/24ns = 125,00 milhões de instruções por segundo
    e) 4/28ns = 142,86 milhões de instruções por segundo

    A única alternativa que traz um throughput maior que o throughput da máquina A é a letra C.
ID
150190
Banca
FCC
Órgão
TJ-PA
Ano
2009
Provas
Disciplina
Arquitetura de Computadores
Assuntos

A tecnologia de hardware denominada pipeline executa, na sequência, o encadeamento dos processos em

Alternativas
Comentários
  • Divisão da Execução da Instrução em 5
    estágios:
    – Busca da Instrução na Memória (B)
    – Leitura dos Registradores e Decodificação
    da Instrução (D)
    – Execução da Instrução / Cálculo do
    Endereço de Desvio (E)
    – Acesso a um Operando na Memória (M)
    – Escrita de um Resultado em um
    Registrador (W)
  • Eu discordo do gabarito. Essa questão deveria ser anulada por ausencia de alternativas.
    Vejam as definições de [1]:
    Para executar cada instrucao, a cpu precisa obte-las da memoria; como ela processa em uma velocidade astronomica, o acesso 'a memoria se torna um gargalo. Existem algumas tecnicas pra melhorar isso, dentre as quais o paralelismo em nivel de instrucao, e em nivel de processador.
    No paralelismo em nivel de processador, varias cpus trabalham juntas para resolver o mesmo problema; ja no paralelismo em nivel de instrucao, o paralelismo eh explorado dentro de instruções individuais em um mesmo processador, para obter da maquina mais instruções por segundo.
    Pipeline eh 1 implementacao do paralelismo em nivel de instrução. Nela, a instrução eh dividida em várias partes, e cada ela eh manipulada simultaneamente por 1 hardware dedicado especificamente pra ela.
    Continuando, [1] afirma q as partes q uma instrução eh dividida são as seguintes, no pipeline de 5 estágios:
    Estagio 1: busca a instruçaõ da memoria e o coloca no buffer;
    Estagio 2: dedodifica a instrução, determinando seu tipo e os operandos de q ela necessita pra executar;
    Estagio 3: localiza e busca os operandos(na memoria ou registradores);
    Estagio 4: executa a instrução;
    Estagio 5: escreve o resultado do processamento de volta no registrador adequado;

    Vc pode ate dizer q o esta?io 3 faz acesso 'a memoria para localizar e buscar operandos, porem, de acordo com [1] - http://www.screencast.com/t/qegR1Ol8aQwx, esse eh o estágio 3, e não o 4 do pipeline como consta na alternativa A. Alem disso, a execucao da instrução está no passo 4 do estagio, e nao no 3.

    [1] Tanenbaum, 2005, Organizacao estruturada de computadores.


  • a)5 estágios: busca de instruções, decodificação, execução, acesso à memória e gravação em registradores.

    A resposta é a tradução publicada dos 5 estagios classicos:

    Instruction fetch
    Instruction decode and register fetch
    Execute
    Memory access
    Register write back

ID
172114
Banca
FGV
Órgão
MEC
Ano
2009
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Os computadores mais avançados implementam o conceito de paralelismo, ou seja, processamento simultâneo, que pode ocorrer de formas distintas. A forma de paralelismo em que cada instrução é subdividida em diversas partes e cada uma é executada em diferentes estágios da UCP é conhecida como:

Alternativas
Comentários

  • Pipeline é a execução de uma instrução em esquema de" linha de montagem". A CPU é dividia em unidades funcionais distintas sequenciais.

    Overlay é quando um processo se substitui com o código de outro programa.

    Array Processor ou vector processor ou Processador matricial é um processador composto de um grande número de processadores idênticos, que executam a mesma sequencia de instruções sobre diferentes conjuntos de dados.

    Connection Machine -> http://en.wikipedia.org/wiki/Connection_Machine

  • Paralelismo de instrução é conhecido também como pipeline , o objetivo dele é otimizar as atividades da CPU

ID
175129
Banca
VUNESP
Órgão
CETESB
Ano
2009
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Diversos processadores modernos passaram a incorporar em suas arquiteturas o conceito de pipeline, que consiste em

Alternativas
Comentários

  • O pipeline, uma técnica inicialmente usada em processadores RISC, que consiste em dividir o processador em vários estágios distintos. O processador é capaz de processar simultaneamente, em um único ciclo de clock, várias instruções que normalmente demorariam vários ciclos para serem processadas. A quantidade de estágios permitem que o processador seja capaz de atingir frequências mais altas, já que cada estágio fará menos trabalho por ciclo, suportando mais ciclos por segundo, mas, por outro lado, o uso de muitos estágios pode prejudicar o desempenho do processador nas operações de tomada de decisão, já que cada instrução demorará mais ciclos para ser concluída.

  • d)dividir a execução da instrução em várias partes, sendo cada uma delas manipuladas por unidades dedicadas do hardware que trabalham em paralelo.

    Pipeline praticamente se resume a tarefas para processar dados. As tarefas estao sempre executadas por throughput , no qual o inicio de uma conecta-se ao final da anterior,  e a finalizada reinicia sua tarefa com o novo dado que se mantém em fluxo pelo processador em continuous streaming.

  • Gabarito D

    A segmentação de instruções (em inglês, pipeline) é uma técnica hardware que permite que a CPU realize a busca de uma ou mais instruções além da próxima a ser executada. Estas instruções são colocadas em uma fila de memória dentro do processador (CPU) onde aguardam o momento de serem executadas: assim que uma instrução termina o primeiro estágio e parte para o segundo, a próxima instrução já ocupa o primeiro estágio.

     

    Em resumo, é o processo pelo qual uma instrução de processamento é subdividido em etapas, uma vez que cada uma destas etapas é executada por uma porção especializada da CPU, podendo colocar mais de uma instrução em execução simultânea. Isto traz um uso mais racional da capacidade computacional com ganho substancial de velocidade. Entre os problemas enfrentados estão a dependência de instruções anteriores e desvios que dificultam o processo, bem como a diferença de complexidade de instruções que fazem com que as mesmas possam levar um tempo variável para execução.

     

    A técnica de segmentação de instruções é utilizada para acelerar a velocidade de operação da CPU, uma vez que a próxima instrução a ser executada está normalmente armazenada nos registradores da CPU e não precisa ser buscada da memória principal que é muito mais lenta.

     

     

     

     

    "Retroceder Nunca Render-se Jamais !"
    Força e Fé !
    Fortuna Audaces Sequitur !

ID
178921
Banca
VUNESP
Órgão
CETESB
Ano
2009
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Nas arquiteturas dos processadores modernos encontra-se implementado, via de regra, o conceito de pipeline no processo de execução de instruções. Assinale a alternativa que apresenta três etapas funcionais que costumam fazer parte do pipeline e que são implementadas por unidades específicas.

Alternativas
Comentários
  • Nesta questão, ao invéz de busca do operando, deveria ser escrita de operando (writeback)??
  • negativo,

    temos o pipeline de 5 estágios clássico:

    Busca de instr   |      Decodificação intr    |     Busca Operando   |     Execução instr     |     Unidad gravação

    Abraços
ID
398038
Banca
CESPE / CEBRASPE
Órgão
Correios
Ano
2011
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Acerca de arquitetura e hardware de computadores, julgue os itens
a seguir.

As instruções CISC são mais simples que as instruções RISC, por isso, os compiladores para máquinas CISC são mais complexos, visto que precisam compensar a simplificação presente nas instruções. Entretanto, se for usado pipeline, a complexidade do compilador CISC é reduzida, pois a arquitetura pipeline evita a necessidade de reordenação inteligente de instruções.

Alternativas
Comentários
  • As instruções CISC são mais simples complexas que as instruções RISC, por isso, os compiladores para máquinas CISC são mais complexos, visto que precisam compensar a simplificação presente nas instruções. Entretanto, se for usado pipeline, a complexidade do compilador CISC é reduzida, pois a arquitetura pipeline evita a necessidade de reordenação inteligente de instruções.
  • Eu acredito que a primeira parte da afirmação está certa. De fato, as instruções CISC são mais simples. O exemplo clássico dado em tudo quanto é livro é que você pode muito bem dar uma instrução de multiplicar para uma arquitetura CISC (uma simples instrução de "vezes")...Ao passo que, para implementar esta mesma instrução em RISC, deverá fazê-la por inúmeras parcelas de soma (tornando-se uma instrução mais complexa, mais longa).

    Acho que erro se dá na segunda parte onde ele diz que o pipeline não precisa de reordenação inteligente nas instruções. Posso estar errado, mas acredito que o Pipeline sempre irá precisar de uma ordenação inteligente das instruções. Do contrário, irá causar muitos desvios, esvaziamentos no pipe, etc...O que degrada o desempenho.

  • O seu pensamento não está correto, pq a questão não perguntou de uma instrução específica, nem se referiu aos computadores modernos, ela se focou apenas no conceito e se vc for ver conceitualmente uma das diferenças entre elas é q as intruções do CISC são sim mais COMPLEXAS q as do RISC.
    Tem q tomar cuidado com esse tipo de pensamento em questões do CESPE pq as vezes vc pode ser penalizado por saber demais ou não saber interpretar o q o examinador quer q vc saiba.
  • Acredito que a Cespe foi bem camarada nessa questão por que ela "errou" todas as assertivas deixando a questão um pouco menos dificil

    As instruções CISC são mais simples que as instruções RISC, ...
    INSTRUÇÕES
    CISC - Muitas, complexas e de tamanhos variados
    RISC-poucas ,simples e de mesmo tamanho

    ...por isso, os compiladores para máquinas CISC são mais complexos,  visto que precisam compensar a simplificação presente nas instruções...
    Complexidade
    CISC - No código
    RISC - No compilador

     ...Entretanto, se for usado pipeline, a complexidade do compilador CISC é reduzida, pois a arquitetura pipeline evita a necessidade de reordenação inteligente de instruções.
    Uso de pipeling
    CISC moderado,quase inexistente
    RISC intenso
  • RISC CISC
    Múltiplos conjuntos de registradores, muitas vezes superando 256 Único conjunto de registradores, tipicamente entre 6 e 16 registradores
    Três operandos de registradores permitidos por instrução (por ex., add R1, R2, R3) Um ou dois operandos de registradores permitidos por instrução (por ex., add R1, R2)
    Passagem eficiente de parâmetros por registradores no chip (processador) Passagem de parâmetros ineficiente através da memória
    Instruções de um único ciclo (ex. load e store) Instruções de múltiplos ciclos
    Controle hardwired (embutido no hardware) Controle microprogramado
    Altamente paralelizado (pipelined) Fracamente paralelizado
    Instruções simples e em número reduzido Muitas instruções complexas
    Instruções de tamanho fixo Instruções de tamanho variável
    Complexidade no compilador Complexidade no código
    Apenas instruções load e store podem acessar a memória Muitas instruções podem acessar a memória
    Poucos modos de endereçamento Muitos modos de endereçamento
  • Parei de ler em "As instruções CISC são mais simples que as instruções RISC...".

  • a questão já começa falando besteira, nem terminei de ler. parei de ler em "As instruções CISC são mais simples que as instruções RISC"

  • As instruções CISC são mais simples que as instruções RISC...

    Nem foi preciso terminar de ler a questão.

    Deveria ser o contrário: As instruções RISC são mais simples que as instruções CISC. 

    Questão errada!

  • As instruções CISC são mais simples que as instruções RISC...

ID
398044
Banca
CESPE / CEBRASPE
Órgão
Correios
Ano
2011
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Acerca de arquitetura e hardware de computadores, julgue os itens
a seguir.

A técnica denominada pipeline é mais facilmente implementada nas arquiteturas CISC, em razão de essas terem, em comparação com as arquiteturas RISC, instruções com estrutura mais homogênea. Essa técnica não permite que instruções diferentes sejam executadas simultaneamente.

Alternativas
Comentários
  • Na verdade pipeline é mais facilmente implementada na arquitetura RISC e não na CISC.

    RISC       *  redução do tempo média de execução das instruções de máquina.      *  número de ciclos por instrução diminui.      *  número de instruções executadas por ciclo aumenta.      *  uma nova instrução é buscada a cada ciclo      *  otimização do compilador é preferida ao invés do hardware     *  Load/Store(registrador a registrador)     *  com pouca ou nenhuma microprogramação     *  Utilização e organização em pipeline     *  Utilização de memória cache muitos registradores

    http://www.poliparatodos.poli.usp.br/modulos/17/paginas/html4/Arquitetura%20CISC%20e%20RISC.pdf  
  • Complementando...

    O outro erro da questão está em afirmar que o pipeline não permite que instruções diferentes sejam executadas simultaneamente, pois o objetivo do pipeline é justamente este: conseguir o parelelismo, ou seja, emitir múltiplas instruções em um mesmo ciclo de relógio. Para conseguir esse paralelismo o pipeline cria estágios (ou unidades) que são responsáveis por diferentes tarefas. Por exemplo, enquanto um estágio S1 está buscando uma instrução na memória, o estágio S2 pode está decodificando uma instrução diferente e outro estágio, por exemplo S3, pode está buscando os operandos para outra instrução diferente das duas anteriores (tudo isso em um mesmo ciclo de relógio).

  • Parei de ler quando li: "A técnica denominada pipeline é mais facilmente implementada nas arquiteturas CISC...". Na verdade em RISC, né?

  • Corrigindo a assertiva...

    A técnica denominada pipeline é mais facilmente implementada nas arquiteturas RISC, em razão de essas terem, em comparação com as arquiteturas CISC, instruções com estrutura mais homogênea. Essa técnica PERMITE que instruções diferentes sejam executadas simultaneamente.

ID
487015
Banca
CESPE / CEBRASPE
Órgão
MPE-RR
Ano
2008
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Como o processamento de cada instrução passa, tipicamente, por etapas, alguns computadores usam pipelines para aumentar a quantidade de instruções processadas por unidade de tempo; nesses computadores, em determinado instante, diferentes instruções podem estar em diferentes etapas de seus processamentos.

Alternativas
Comentários
  • Certo.
    Pipeline é uma técnica de hardware que permite que a CPU realize a busca de uma ou mais instruções além da próxima a ser executada. Estas instruções são colocadas em uma fila de memória dentro do processador (CPU) onde aguardam o momento de serem executadas.
    A técnica de pipeline é utilizada para acelerar a velocidade de operação da CPU, uma vez que a próxima instrução a ser executada está normalmente armazenada dentro da CPU e não precisa ser buscada da memória, normalmente muito mais lenta que a CPU.

  • A técnica de pipeline é semelhante a uma linha de produção de fábrica. Cada instrução de um microprocessador passa por diversas fases até sua execução. Estas fases podem ser:

    • Decodificação
    • Acesso memória ou registradores
    • Processamento aritmético

    Se conseguirmos separar todas estas fases de forma independente, e separar cada fase por ciclo de relógio teríamos (neste exemplo) 3 ciclos por instrução. Se usarmos uma técnica de pipeline poderíamos colocar 3 instruções ao mesmo tempo no microprocessador (cada uma numa fase distinta) e termos 3 instruções em 3 ciclos (1 instrução por ciclo idealmente). Outros problemas advem desta técnica, como desvios (como saber as próximas instruções), e dependência de instruções (a próxima depende da anterior). Na prática todos os microprocessadores modernos utilizam-se de várias (dezenas) fases no processamento para usufruir de clocks maiores (quanto menor a fase, mais rápido pode ser o ciclo).

  • Essa vai de brinde pros meus amigos !

    Pipeline não diminui latência:Cada instrução leva o mesmo tempo !

    1-A (Busca A)
    2-BA (Busca B, Decodifica A)
    3-CBA (Busca C, Decodifica B, Executa A)
    4-DCBA (Busca D, Decodifica C, Executa B, Atualiza A)

    Todas as instrucoes precisarão de 4 cliclos para serem concluidas.
    Pipeline melhora o TROUGHPUT GLOBAL.








  • O pipeline permite q o processador se ocupe de mais de uma instrução; entao, vc pode imaginar q se o processador executa mais de uma instrução ao mesmo tempo, mais de uma tarefa poderia ser executada simultaneamente por um so processsador, o q não é possivel.
    Acontece q ele(o processador) divide a execução das instruções em estágios, podendo cada estágio executar em paralelo. possui hardware dedicado para executar cada estágio de cada instrução.
    Assim, imagine q, simultaneamente, determinado usua?io execute os programas:

    A - Ouvindo música no Media Player;
    B-  Navegando na internet no IE9;
    C - Editando texto no Word.


    E imagine os 3 estágios básicos(busca, decodificação e execução) divididos pelo processador, como função do tempo(ciclos de relogio: 1, 2, 3, 4, 5).

           BUSCA           DECOD          EXEC

    1        A                        -                       -

    2        B                       A                       -                      

    3        C                       B                       A

    4        -                        C                       B

    5        -                        -                        C

    O primeiro ciclo de relogio busca a instrução A; o 2º ciclo decodifica A e já busca a proxima instrução, B; no 3º ciclo, A eh executada(a musica eh tocada), B eh decodificada(o processador sabe q se trata do browser) e a 3ª instrução(salvar no word), eh buscada.
    No 4º ciclo, B eh executada e C eh decodificada; e no 5º ciclo, C eh executada.
    Repare q não há paralelismo como foi indagado no inicio, pois cada instrução foi executada(finalizada) em ciclos distintos. Porem, mais de uma instrução teve seus ciclos ocupando o processador ao mesmo tempo.
    Repare ainda q se as instruçções fossem executadas uma apos outra, seu tempo de execuçaõ seria o mesmo. Porem, a vantagem dessa tecnica ta no desempenho global. Se as 3 instruções fossem executadas serialmente, ao todo, seriam necessarios 9 ciclos; como foram executadas em paralelo, foram necessarios 5 ciclos.
    Eh isso ai.

  • o texto de apoio está errado.

    Está falando de responsabilidade civil

    "Determinada autarquia do Estado, cuja finalidade é recuperar estradas em más condições de uso, realizava obras em trecho movimentado da rodovia, sendo obrigada a interditar uma das pistas. Em razão da má sinalização existente nas proximidades da obra, um motorista alegou que o acidente com seu veículo foi causado pela imprudência dos responsáveis pela obra e decidiu ingressar com ação de reparação de danos junto ao Poder Judiciário. 

    Com base nessa situação hipotética, julgue os itens a seguir, sobre a responsabilidade civil do Estado."

ID
533893
Banca
ESAF
Órgão
CVM
Ano
2010
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Nas questões de n. 2 a 9, assinale a opção correta

Alternativas
Comentários
  • Pipelining é a otimização do uso de recursos de processamento pela execução de diversas tarefas "pseudo-simultaneamente", conforme mostrado na figura abaixo:

    O pilelining obedece os seguintes estágios genéricos (variam conforme a arquitetura):


    Fonte: http://www.dcc.fc.up.pt/~zp/aulas/9899/me/trabalhos/alunos/Processadores/pipelining/main.htm

  • Desmembrando a questão:

     

    a) A técnica Pipelining permite ao processador executar múltiplas instruções paralelamente em estágios diferentes. CORRETO.

     b) São componentes de uma Arquitetura Pipelining: Unidade de Entrada de Instrução, Organizador de Instruções, Unidade de Saída de Instrução, Unidade Provedora de Acesso. ERRADO: Pipelining é uma técnica implementada numa arquitetura. Ela não é uma arquitetura, como traz a alternativa.

     c) A técnica Pipelengthing permite ao processador executar múltiplas instruções paralelamente em diferentes dimensões. ERRADO: o termo Pipelengthing foi utilizado para ludibriar o candidato.

     d) São estágios de uma Arquitetura Pipetunning:Unidade de Busca da Informação, Analisador da Instrução, Unidade de Busca de Casos, Unidade de Execução da Instrução. ERRADO: o termo Pipetunning foi utilizado para ludibriar o candidato

     e) São estágios de uma Memória Pipelining: Unidade Principal, Unidade Secundária, Unidade de Busca dos Dados, Unidade Virtual. ERRADO: Pipelining é uma técnica implementada numa arquitetura e não uma memória, como traz a alternativa.

ID
582745
Banca
FCC
Órgão
TRT - 19ª Região (AL)
Ano
2011
Provas
Disciplina
Arquitetura de Computadores
Assuntos

A técnica que divide a execução da instrução em muitas partes, cada uma manipulada por uma parte dedicada do hardware, e todas elas podendo ser executadas em paralelo, é conhecida como

Alternativas
Comentários
  • Pipeline:  Capacidade de executar inúmeras instruções em paralelo e em menor tempo possível.

  • Pipeline: Técnica que surgiram com o desenvolvimento da arquitetura RISC. Mais de uma instrução executada de forma concorrente por ciclo de clock (não absolutamente simultânea, mas com bastante redução de tempo). Execução em fases (atualmente 14 são um tamanho muito usado): Busca, decodificação, execução, acesso à memória e gravação em registradores.

    Compara-se a uma linha de montagem industrial: O produto passa por vários estágios de produção. Produtos em vários estágios do processo de produção podem ser trabalhados simultaneamente.

    Novas entradas são aceitas em uma extremidade antes que entradas previamente aceitas apareçam como saída na outra extremidade.

    Esta técnica foi evoluindo com o tempo e, com isso, incorporando novas ideias de implementação de forma a aumentar o desempenho do processador. 


    Alternativa: C

ID
645181
Banca
FCC
Órgão
TJ-PE
Ano
2012
Provas
Disciplina
Arquitetura de Computadores
Assuntos

É um item que NÃO integra um pipeline de cinco estágios:

Alternativas
Comentários
  • Um pipeline possui 5 estágios:
    1)      Busca da instrução em memória
    2)      Decodificação da instrução
    3)      Execuçãoda instrução
    4)      Acesso a um operando em memória
    5)      Gravação da instrução
  • Não integra é  Divisão do clock.

  • e)Divisão do clock.

    Fases do pipeline:

    Instruction fetch
    Instruction decode and register fetch
    Execute
    Memory access
    Register write back

  • Letra E

     

    Utilizando aqui um pipeline com 6 estágios:
    - (BI) Busca de Instrução (Fetch Instruction): o processador lê uma instrução da memória;
    - (DI) Decodificação de Instrução (Decode Instruction): a instrução é decodificada para determinar qual ação é requerida; - Letra B
    - (CO) Cálculo de Operandos (Calculate Operands): calcular o endereço dos operandos;
    - (BO) Busca de Operandos (Fetch Operands): obter cada operando da memória; - Letra D
    - (EI) Execução da Instrução (Execute Instruction): efetuar a operação indicada; - Letra A
    - (EO) Escrita de Operando (Write Operand): armazenar o resultado na memória. - Letra C

ID
695185
Banca
FCC
Órgão
TRF - 2ª REGIÃO
Ano
2012
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Um recurso usado nos processadores é o processamento de instruções em etapas, que consiste em dividir o trabalho entre as unidades de execução de um pipeline. Nesse contexto, o elemento encarregado de dividir as instruções entre duas unidades e antecipar o processamento de instruções, de forma a manter ambas ocupadas na maior parte do tempo, é denominado

Alternativas
Comentários

  • Previsor de ramos é um circuito digital que tenta adivinhar que forma uma ramo (por exemplo, uma estrutura if-then-else ) irei adiante de este se sabe ao certo.A finalidade do preditor ramo é o de melhorar o fluxo no oleoduto instrução . Preditores Branch são cruciais no pipeline de hoje microprocessadores para alcançar alto desempenho .

    Two-way ramificação é normalmente implementado com um salto condicional instrução. Um salto condicional pode ser "não tomou" e continuar a execução com o primeiro ramo de código que se segue imediatamente após o salto condicional - ou pode ser "levado" e ir para um lugar diferente na memória de programa onde a segunda parte do código é armazenada.



    branch prediction , previsão de desvio:
    Uma técnica empregada em alguns processadores  com uma instrução chamada pré-busca para descobrir se um programa vai ou não executar um desvio, e para buscar o código executável no local adequado. Quando uma instrução de desvio é executada, essa instrução, bem como a instrução seguinte, é armazenada em um buffer . Essa informação é usada para prever que desvio a instrução vai adotar da próxima vez que for executada. Quando essa previsão está correta (como ocorre em 90 por cento dos casos), a execução de um desvio não causa uma interrupção no pipeline; portanto, o sistema  não se torna lento pela necessidade de recuperar a instrução seguinte.

    Letra D

  • Pipelining requer mais recursos porque suas fases estão sempre ocupadas e por isso não podem reusar recursos de outras fases. Em contraste, Batch processing é feito com um lote de dados por vez. Para melhorar desempenho, pipeline registers são inseridos durantes as fases, com simultaneous clock, cujo sinal é maior do que o maoir delay entre pipeline stages.
  • No processo de pipeline, no caso de instruções de desvios condicionais, pode ocorrer atrazos, pois somente depois do teste de condição é que o sistema saberá qual a instrução deverá ser buscada. Para evitar isso, o microcódigo de controle da cache foi modificado, de modo que o processador busca as duas sequências de instruções. Assim, após o teste, o processador já terá a instrução desejada disponível. Tanto se o resultado do teste for verdade ou falso. A essa característica dá-se o nome de previsão de desvio (branch prediction).

  •  d)branch prediction.


    Branch prediction é um conceito usado em arquitetura de computadores e trata os problemas do microprocessasor para utilizar todos estagios do pipeline de forma completa e constante. Branch prediction significa a previsao de qual estagio deve ser executado && o futuro endereço de um branch. Ha branches com dependencia, os quais dependem de uma condição par serem executados && branches indepdentes, os quais sao JMP address, JMP calculations, CALL address, CALL calculation address, RET etc.

ID
702910
Banca
AOCP
Órgão
BRDE
Ano
2012
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Sobre Pipeline, analise as assertivas e assinale a alternativa que aponta as corretas.

I. A técnica de pipelining pode ser empregada em sistemas com um ou mais processadores, em diversos níveis, e tem sido a técnica de paralelismo mais utilizada para maior desempenho dos sistemas de computadores.

II. O conceito de processamento pipeline se assemelha muito a uma linha de montagem, onde uma tarefa é dividida em um sequência de sub tarefas, executadas em diferentes estágios, dentro da linha de produção.

III. O conceito de processamento pipeline só pode ser implementado dentro da arquitetura de processadores RISC.

IV. Nos sistemas operacionais antigos, o pipeline era bastante complicado, já que os programadores deveriam possuir conhecimento de hardware e programar em painéis através de fios.

Alternativas
Comentários
  • Só lembrando que a maioria dos processadores CISC de hoje (e.g. Família Pentium) é na verdade um núcleo RISC microprogramado
  • Muito cuidado com a assertiva número III, pois o pipeline poderá sim ser utilizado em processadores de arquitetura CISC, no entanto o seu uso é MODERADO! Portanto não restaria outra alternativa. 
  • Olá Max, sua colocação sobre uso moderado da arquitetura RISC nos processadores CISC não está correta.

    Os últimos( creio que desde a linha  Pentium ) processadores Intel possuem um núcleo de execução RISC, ou características definidas para um componente RISC, portanto nada moderado, e sim necessária para sobrevivência. Quando você tem um só fornecedor, ele dá as cartas, quando aparecem mais fornecedores, o mundo evolui.
    I. A técnica de pipelining pode ser empregada em sistemas com um ou mais processadores, em diversos níveis, e tem sido a técnica de paralelismo mais utilizada para maior desempenho dos sistemas de computadores. >> Correto, a técnica de pipelining é básicamente aplicada no núcleo do processador, e consiste em paralelizar o processo de execução das intruções.
    II. O conceito de processamento pipeline se assemelha muito a uma linha de montagem, onde uma tarefa é dividida em um sequência de sub tarefas, executadas em diferentes estágios, dentro da linha de produção. >>>Correto, se você pode tem o processo bem separado em fases independentes, pode  alocar mais recursos para atender, se a linha for serial, o gargalo estará no mais lento ( é um trabalho de administrador resolver isto no mundo humano ), na computação, fazemos pipelining, especialização, processamento paralelo ..
  • III. O conceito de processamento pipeline só pode ser implementado dentro da arquitetura de processadores RISC. >>> Não é verdade, a técnica consiste no uso de especialista ao invés do uso de generalistas pelo CISC ) - quando o CISC decidiu pela estratégia de compatibilidade com o LEGADO existente, fez um processador Óbviamente mais lento, afinal compatibilidade tem preço; veja como a humanidade só progride com  os erros, quando decidiram pelo LEGADO, faltou senso crítico(talvés aos projetistas), porque  adotaram as técnicas anteriores, nos processadores a serem lançados, ou seja evoluçao só na força bruta ( aumento do clock, aumenta a velocidade ) rss.., o Legado, eram os aplicativos disponibilizados no mercado e uma ruptura, exigiriam novos aplicativos, e te-los demora..
    O erro, só foi percebido, porque surgiram máquinas de uso específico ( as WORKSTATION ), maquinas que nasceram com a obrigação de ser serem rápidas, ainda que para poucos aplicativos, o foco não era o público geral, mas a ESPECIALIZADA,  e estas só queriam alguns aplicativos, mas tinha que ser velozes, surgiram as maquinas RISC; enquanto os processadores CISC, definiam praticamente um MACRO CODIGO de tão complexas, os RISCs decidirarm pela especialização; mas a técnica só não foi usada para uso nos CISC, por decisão estratégica de mercado; bastou a adoção de um núcleo CISC e uma camada que convertia codigo legado em  novo, e nasceu PENTIUM,rss.

    IV. Nos sistemas operacionais antigos, o pipeline era bastante complicado, já que os programadores deveriam possuir conhecimento de hardware e programar em painéis através de fios. >>>ERRADO, sempre foi muito controverso que boas aplicações exigiam conhecimentos de hw, o que é necessário é conhecer a razão de ser de cada instrução, algum conhecimento de hw ajuda, mas o que ajuda mesmo é conseguir abstrair o funcionamento de um computador.
    Como mencionei o Pipelining é uma técnica que pode ser aplicada num computador, num supermercado, numa linha de montagem e não tem muito a ver com programar com fios, rss...
  • Só acrescentando:
    PIPELINE ou Paralelismo. Existem duas formas de PARALELISMO: 
    • Paralelismo no nível de instrução:o paralelismo é explorado dentro de instruções individuais para obter da máquina mais instruções por segundos.
    • Paralelismo no nível de processador: várias CPUs trabalham juntas no mesmo problema

  • Só não entendi como o pipeline funciona na cisc. Alguém pode falar um pouco melhor sobre isso?

  • Gabarito A

    A segmentação de instruções (em inglês, pipeline) é uma técnica hardware que permite que a CPU realize a busca de uma ou mais instruções além da próxima a ser executada. Estas instruções são colocadas em uma fila de memória dentro do processador (CPU) onde aguardam o momento de serem executadas: assim que uma instrução termina o primeiro estágio e parte para o segundo, a próxima instrução já ocupa o primeiro estágio.

    Em resumo, é o processo pelo qual uma instrução de processamento é subdividido em etapas, uma vez que cada uma destas etapas é executada por uma porção especializada da CPU, podendo colocar mais de uma instrução em execução simultânea. Isto traz um uso mais racional da capacidade computacional com ganho substancial de velocidade. Entre os problemas enfrentados estão a dependência de instruções anteriores e desvios que dificultam o processo, bem como a diferença de complexidade de instruções que fazem com que as mesmas possam levar um tempo variável para execução.

    A técnica de segmentação de instruções é utilizada para acelerar a velocidade de operação da CPU, uma vez que a próxima instrução a ser executada está normalmente armazenada nos registradores da CPU e não precisa ser buscada da memória principal que é muito mais lenta.



    "Retroceder Nunca Render-se Jamais !"

    Força e Fé !

    Fortuna Audaces Sequitur !

  • O Pipeline pode sim ser implementado no CISC. Mas ele é "característica marcante" do RISC.

ID
705199
Banca
UPENET/IAUPE
Órgão
JUCEPE
Ano
2012
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Pipelining é uma técnica de projeto, em que o hardware processa mais de uma instrução de cada vez, sem esperar que uma instrução termine antes de começar a próxima. Sobre esse assunto, analise os itens abaixo:
I. Numa máquina sem pipeline, os quatro estágios básicos de uma instrução compreendem: busca, decodificação, execução e atualização. Esses estágios não existem em uma máquina com pipeline.
II. O pipeline alivia o tempo de latência das instruções.
III. O pipeline melhora o throughput global.

Assinale a alternativa CORRETA.

Alternativas
Comentários

  • I - Os estágios do ciclo são Busca (fetch) - Decodificação (decode) - Execução (execute)

    II - O pipeline não alivia o tempo de latência das instruções

    III - Correto

     

    Vamos na fé.

ID
772438
Banca
CESPE / CEBRASPE
Órgão
Banco da Amazônia
Ano
2012
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Acerca dos microcomputadores, julgue os itens que se seguem.

A técnica de pipeline aumenta a capacidade de processamento de um microcomputador, ao permitir a sobreposição temporal das diversas fases da execução de instruções.

Alternativas
ID
775606
Banca
IF-PR
Órgão
IF-PR
Ano
2010
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Pipeline é um mecanismo de hardware para acelerar o desempenho de uma CPU. Sobre esse mecanismo, considere as seguintes afirmativas:


1) No pipeline de instruções, as instrucões de desvio podem causar “buracos” no pipeline, diminuindo o ganho de desempenho.

2) No pipeline de instruções, é possível perder desempenho com a busca de dados na memória.


3) O ganho de desempenho obtido pelo uso de pipelines é, no máximo, proporcional ao número de estágios. Ou seja, para um pipeline de três estágios, o ganho de desempenho será, no máximo, de três.


Assinale a alternativa correta.

Alternativas
ID
837328
Banca
CESPE / CEBRASPE
Órgão
ANAC
Ano
2012
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Em relação aos sistemas de numeração, à organização e à arquitetura de computadores, julgue os itens a seguir.

Uma das características das arquiteturas RISC é a utilização em larga escala de pipelining.

Alternativas
Comentários

  • Sempre confundo, pois Cisc tem mais funcoes... Logo da a ideia de ser mais complexo, e fazer pipeling é complexo.. Enfim.. Mas é só pensar o contrário... Heheh

  • CISC = Complexo (tamanho diferente) x RISC = Restrito (tamanho fixo).

    O que demora mais para ser executado, o complexo ou o simples? O simples. A pipelining não pode ficar perdendo tempo com instruções difíceis, pois precisa executar uma instrução por ciclo de clock. Por isso trabalha com tamanho fixo, para que as próximas instruções não fiquem esperando as primeiras. Assim, leva-nos a perceber que o RISC fará mais uso de pipelininig. 

  • Gabarito Certo

    Características CISC:

    Controle microprogramado;

    Instruções de dois operandos ADD CX,mem;

    Modos registro-registro, registro-memória, e memória-registro;

    Múltiplos modos de endereçamento à memória, incluindo indexação;

    Instruções de largura (tamanho) variável, conforme modo de endereçamento utilizado;

    Instruções requerem múltiplos ciclos de máquina para execução, variando também com o modo de endereçamento;

    Poucos registros;

    Registros especializados.

     

    Características RISC:

    Controle por hardware;

    Pequeno conjunto de instruções;

    Todas as instruções têm tamanho fixo;

    Execução otimizada de chamada de funções (Call / Return);

    Pouquíssimos modos de endereçamento;

    Uso intenso de pipeline;

    Execução rápida de cada instrução (uma por ciclo do relógio).

     

     

    "Retroceder Nunca Render-se Jamais !"
    Força e Fé !
    Fortuna Audaces Sequitur !

  • RISC - Reduced Instruction Set Computer

    - Acesso à memória somente via load e store. Operando em registradores
    - Grande número de registros de propósito geral e poucos registros de propósito específico
    - Admite frequências mais altas
    - Uso intenso de pipeline
    - Executa, em média, uma instrução por ciclo

    - Menor ciclo de clock

    -------------------------------------------------------------------------------------------------------------

    O que é pipelining?

     

    A unidade central de processamento (CPU) de um hardware permite a realização de buscas de instruções além da próxima que será executada, estas buscas de instruções são organizadas em uma fila de memória dentro da CPU e essa técnica é chamada pipeline.

     

    Assim a técnica permite que a CPU seja capaz de processar simultaneamente em um único ciclo, várias instruções e adquire um ganho de velocidade no processamento, fazendo dessa sua principal característica.

    -------------------------------------------------------------------------------------------------------------

     

    Fonte: minha anotações

ID
928645
Banca
CESPE / CEBRASPE
Órgão
SERPRO
Ano
2008
Provas
Disciplina
Arquitetura de Computadores
Assuntos

A respeito de arquitetura de hardware, julgue os próximos itens.

Processadores CISC são capazes de processar instruções complexas. Há processadores CISC em que tais instruções, para serem executadas, precisam ser decompostas em micro- operações. Para acelerar o processamento de instruções, alguns dos processadores CISC têm suas arquiteturas organizadas como linhas de montagem (pipelines). Isso possibilita que, em um dado momento, diferentes instruções estejam em diferentes etapas dos seus processamentos.

Alternativas
Comentários
  • A parte que diz "alguns dos processadores CISC têm suas arquiteturas organizadas como linhas de montagem (pipelines)" é o que dificulta na questao, visto que os processadores cisc se utilizam pouco de pipelie, já que o tamanho variavel das suas instrucoes dificultam.
  • concordo com vc layane,

    geralmente pipeline esta associado somente a arquitetura RISC.

  • Eu concordo com a questão, mas o que salvou a acertiva e o fato de afirmar que "alguns processadores CISC" utilizam o pipeline....

  • Clássica pegadinha, "alguns processadores CISC utilizarem pipeline" é uma assertiva aceitável.

  • Gabarito Certo

    O nome CISC (Complex Instruction Set Computer) advém do fato de se considerar complexo um conjunto constituído de grande quantidade de instruções, com múltiplos modos de endereçamento, entre outras críticas. Em uma época inicial da computação em que a memória era cara e pequena e, por isso, os códigos gerados pelos compiladores deveriam ser compactos e eficientes na execução. Dessa forma, os projetistas precisavam obter boa densidade do código de máquina, ou seja, cada instrução deveria fazer muito, de modo que o programa completo tivesse poucas instruções.

    O surgimento, em 1951, do conceito de microprogramação facilitou o trabalho de projetar instruções complexas, implementando-as em microcódigo. O microcódigo reside em memória de controle, pode-se acelerar sua execução com essas memórias sendo rápidas. A criação de novas instruções é, na maioria das vezes, quase sem custo e sem aumento de espaço, facilitando a implementação do conceito de famílias de processadores. Um bom exemplo disso é a arquitetura x86. Outra vantagem do emprego de microcódigo reside na rapidez da execução de instruções que estão armazenadas em memória (memória ROM de controle) bem mais rápido que a memória convencional.

    O primeiro sistema de computação lançado com microcódigo e que originou, também, o conceito de família de computadores foi introduzido pela IBM em 1964, o Sistema IBM/360. Posteriormente, a DEC (Digital Equipament Corporation) introduziu sua família de PDP, mais tarde substituída pelo sistema VAX, um dos melhores exemplos de máquina CISC.

    Pode-se concluir que os projetistas de arquiteturas CISC consideram três aspectos básicos: - uso de microcódigo; - construção de conjuntos com instruções completas e eficientes (completeza no conjunto); - criação de instruções de máquina de “alto nível”, ou seja, com complexidade semelhante à dos comandos de alto nível.

    Colocados juntos, esses elementos do projeto nortearam a filosofia de construção de processadores CISC por longo tempo, como a família Intel x86, os processadores AMD K e, anteriormente, os sistemas IBM e VAX. Assim é que existem naqueles conjuntos instruções poderosas, do tipo:

    CAS - compare and swap operands (comparar valores e trocas operandos)

    RTR - return and restore codes (retornar e restaurar código)

    SWAP - swap register words (trocar palavras dos registradores)

     

     

    "Retroceder Nunca Render-se Jamais !"
    Força e Fé !
    Fortuna Audaces Sequitur !

  • RISC: uso intenso da técnica pipeline;

    CISC: uso moderado da técnica pipeline.

     

    "(...) alguns dos processadores CISC têm suas arquiteturas organizadas como linhas de montagem (pipelines). (...)" - Verdadeiro

     .

    .

    .

    At.te

    Foco na missão ❢

  • A doutrina pontua a seguinte expressão, "mas é ofendido em razão dela" ,é o NEXO FUNCIONAL.

    UM EXEMPLO PRA MEMORIZAR:

    O indivíduo que encontrando em jantar um exator fiscal, chama-o 'abutre da economia popular'.

    fonte: R.Sanches 2020

    SÓVAI!

ID
951541
Banca
EXATUS
Órgão
DETRAN-RJ
Ano
2012
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Considere um pipeline simples com os 3 estágios essenciais, não é uma das etapas integrantes:

Alternativas
Comentários

  • O pipelining é assim uma forma de obter uma alta performance ao "partir" o processamento de uma instrução numa série de estágios, que são ligados como as estações numa linha de montagem. Esta linha de montagem para processamento de instruções tem o nome de pipelining. À medida que as instruções fluem ao longo do pipeline, o hardware em cada estágio realiza algum processamento, até que as instruções, que deixam o pipeline são completamente processadas. A alta performance é obtida pelo paralelismo no processamento das várias instruções ao mesmo tempo, cada uma em diferentes estágios do pipeline.

    É assim uma técnica fundamental de processamento que, sendo inicialmente introduzida nas arquitecturas RISC, estendeu-se às CISC.

    Usando o conceito de pipelining, para o processamento destas instruções, por exemplo, em 5 estágios, descritos da seguinte forma:

    1. Busca da Instrução (IF): O contador de programa (PC) é usado para ir buscar a próxima instrução a ser processada. As instruções são geralmente mantidas numa memória cache para instruções que é lida durante este estágio.
    2. Descodificação da Instrução e Busca dos Operandos (ID): O opcode e os operandos são inspecionados e são gerados os sinais de controle. Os especificadores de registos provindos da instrução são usados para ler os operandos do arquivo de registos.
    3. Execução (EX): A operação especificada pelo opcode é executada. Para instruções de acesso à memória, a operação forma o endereço de memória.
    4. Acesso à Memória (ME): Os dados são lidos ou escritos em memória. Para este efeito, é usada geralmente memória cache.
    5. Escrita de Retorno (WB): O resultado da operação é escrito no arquivo de registos.
    Logo o estágio "geração do clock" não existe.

    Resposta letra B

  • b-

     

    Pipeline é o processo de divisao de tarefas que permite que comandos sejam executados em paralelo, permitindo uma expansao da arquitetura do microprocessador

     

    Fases do pipeline:

     

    Instruction fetch
    Instruction decode and register fetch
    Execute
    Memory access
    Register write back

ID
998239
Banca
FUNCAB
Órgão
DETRAN-PB
Ano
2013
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Na arquitetura dos processadores, a capacidade de executa rmúltiplas instruções, cada uma em uma fase do ciclo de máquina, é possível com a utilização de um processo conhecido como:

Alternativas
Comentários

  • Resposta: C

    O maior gargalo para a velocidade de execução de instruções é o acesso à memória, pois ela é milhares de vezes mais lenta que o processador. Uma solução encontrada foi a utilização de pipeline. 

    O uso de pipeline permite executar múltiplas instruções, cada uma em uma fase do ciclo de máquina. O processamento em pipeline divide a execução das instruções em várias partes (estágios), cada uma das quais tratada por um hardware exclusivo.

    Fonte: Prof. Celson do Estratégia Concurso

    Se tiver errado, não hesitem em corrigir.

    ------

    Pessoal ativem a notificação, INDICAR PARA COMENTÁRIO, vamos aproveitar, quanto mais respostas/vídeos explicados pelos professores, melhor será para todos.

    ------

ID
1045129
Banca
CESPE / CEBRASPE
Órgão
UNIPAMPA
Ano
2013
Provas
Disciplina
Arquitetura de Computadores
Assuntos

A respeito da arquitetura e da organização de computadores, julgue os itens que se seguem.

Pipelining é uma técnica de implementação de processadores que permite a sobreposição temporal de diversas fases de execução de instruções.

Alternativas
Comentários

  • Gabarito Certo

    A segmentação de instruções (em inglês, pipeline) é uma técnica hardware que permite que a CPU realize a busca de uma ou mais instruções além da próxima a ser executada. Estas instruções são colocadas em uma fila de memória dentro do processador (CPU) onde aguardam o momento de serem executadas: assim que uma instrução termina o primeiro estágio e parte para o segundo, a próxima instrução já ocupa o primeiro estágio.

    Em resumo, é o processo pelo qual uma instrução de processamento é subdividido em etapas, uma vez que cada uma destas etapas é executada por uma porção especializada da CPU, podendo colocar mais de uma instrução em execução simultânea. Isto traz um uso mais racional da capacidade computacional com ganho substancial de velocidade. Entre os problemas enfrentados estão a dependência de instruções anteriores e desvios que dificultam o processo, bem como a diferença de complexidade de instruções que fazem com que as mesmas possam levar um tempo variável para execução.

    A técnica de segmentação de instruções é utilizada para acelerar a velocidade de operação da CPU, uma vez que a próxima instrução a ser executada está normalmente armazenada nos registradores da CPU e não precisa ser buscada da memória principal que é muito mais lenta.

     

     

     

    "Retroceder Nunca Render-se Jamais !"
    Força e Fé !
    Fortuna Audaces Sequitur !

  • Gabarito. Correto.

    O paralelismo de instrução , também conhecido como pipelining , visa otimizar as atividades de uma CPU . Grande parte do custo do processamento da CPU reside no ciclo busca instrução -> decodifica instrução (entender a instrução) -> busca operando -> executa instrução -> grava resultado

  • PIPELINING

    • Mais de uma instrução executada de forma concorrente por ciclo de clock;
    • Não absolutamente simultânea, mas com bastante redução de tempo;
    • Técnicas surgiram com o desenvolvimento de arquitetura RISC, por isso é mto explorada pela arquitetura RISC e pouco explorada pela CISC;
    • 5 estágios que podem ser definidos como modelo universal de pipelining: busca, decodificação, execução, acesso à memória e gravação em registradores;

    Fonte: Provas de TI

    Resumindo, no pipelining, essas fases de funcionamento podem ser executadas paralelamente, enquanto uma fase está em busca, ao mesmo tempo a outra pode estar em decodificação, a outra em execução.... cada um em sua instrução...

ID
1077250
Banca
VUNESP
Órgão
UNESP
Ano
2013
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Um computador baseado em uma Unidade Central de Processamento do tipo RISC.

Alternativas
Comentários

  • RISC - Faz uso de pipeline, uma instrução para ciclo de relógio, instruções de tamanho fixo, instruções poucas e simples para executar tarefas complexas.


    Resposta: letra b

  • Essa teve que ser por eliminação. C, D e E se referem a características do CISC. O uso do pipeline é inclusive mais fácil no RISC o que torna a A também errada.

     

    Agora a alternativa B se refere mais ao conceito de pipeline comum em arquiteturas RISC.

     

    Mas dizer UMA instrução por ciclo é complicado, pois podem existir desvios (IFs) que podem reduzir a capacidade de execução, ou o ainda a CPU ser superscalar, hyperthreading ou ambas o que pode aumentar essa capacidade pra bem mais de uma instrução por ciclo.

     

  •  <<<< Resumo básico de RISC E CISC >>>>

    RISC: Faz uso intenso do pipeline.

    CISC: Faz uso moderado do pipeline.

    Logo, ambos usam o pipeline.

  • Processador CISC (Complex Instruction Set Computer)

    - Conjunto Complexo de Instruções Computacionais

    - vários ciclos de clock para execução da instrução (tempo variável)

    - Mais rápido para instruções complexas

    - contém microprogramação

    - uso de um ou dois operandos

    - múltiplos modos de endereçamento de memória

    - instrução com largura variável

    - poucos registradores (de 6 a 16)

    - fracamente paralelizado e complexidade no código

    - pouca utilização de pipeline

    - instruções executadas pelo microprograma

     

    Processador RISC (Reduced Instruction Set Computer)

    - Conjunto Reduzido de Instruções Computacionais

    - único ciclo de instrução.

    - Não contém microcódigo - instruções executadas diretamente pelo hardware (ausência de microprogramação)

    - instruções executadas pelo hardware

    - incompatível com CISC

    - faz uso de pipelining em larga escala

    - grande número de registradores

    - uso de uma instrução por ciclo de clock (formato simples e fixo) (tempo fixo)

    - endereçamento de memória simples

    - uso de 3 operandos de registrador permitido por instrução

    - apenas LOAD and STORE podem acessar a memória

    - complexidade no compilador

  • Gabarito B

    Um processador com arquitetura RISC (Reduced Instruction Set Computer) se caracteriza por possuir poucas instruções de máquina, em geral bastante simples, que são executadas diretamente pelo hardware. Na sua maioria, estas instruções não acessam a memória principal, trabalhando principalmente com registradores que, neste tipo de processador, se apresentam em grande número. Estas características, além de permitirem que as instruções sejam executadas rapidamente, facilitam a implementação do pipelining.

     

    Nos processadores RISC, um programa em linguagem de máquina é executado diretamente pelo hardware.

     

    CARACTERÍSTICAS RISC

    ·         Possui acesso à memoria somente via operações load e store. Todos os operandos ficam em registradores. Todas as outras operações são do tipo registrador-registrador.

    ·         Minimiza os acessos externos ao processador.

    ·         Internamente dentro do processador as frequências são mais elevadas.

    ·         Usa um grande número de registradores de propósito geral.

    ·         O uso intenso dos registradores.

    ·         Admite frequências mais altas por possuir arquiteturas mais simples, menos complexas.

    ·         Instruções de tamanho fixo e de fácil decodificação, ou seja, mais rápida execução. Controles através de hardware.

    ·         Essas instruções formam um pequeno conjunto combinado para compor instruções mais complexas.

    ·         As instruções mais simples ocupam mais espaço na memória.

    ·         Não existe o nível de micro programação.

    ·         O compilador será mais complexo, pois ele precisa entender as instruções mais simples e sua combinação para execução das instruções mais complexas.

    ·         Faz uso intenso de pipeline (registradores). Técnica usada no design de CPUs cuja ideia fundamental é dividir o processamento de uma instrução em uma série de etapas independentes.

    ·         Possibilita a redução de ciclo por instrução em troca de maior tamanho do código.

    ·         Execução de instruções em um único ciclo de clock, ou seja, uma instrução por ciclo.

     

     

     

     

    "Retroceder Nunca Render-se Jamais !"
    Força e Fé !
    Fortuna Audaces Sequitur !

ID
1109896
Banca
VUNESP
Órgão
EMPLASA
Ano
2014
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Existem diversas etapas que podem ser consideradas durante a execução de uma instrução de máquina em um processador: busca do código de operação, decodificação da instrução, busca de operando, execução da instrução e armazenamento do resultado. Em uma arquitetura que implementa o conceito de pipeline, essas etapas, na execução das instruções de um programa.

Alternativas
Comentários

  • Gabarito C

    Para melhorar o desempenho do 486, a Intel resolveu usar o pipeline, uma técnica inicialmente usada em processadores RISC, que consiste em dividir o processador em vários estágios distintos. O 486, possui um pipeline de 5 níveis, ou seja, é dividido em 5 estágios.

    Quando é carregada uma nova instrução, ela primeiramente passa pelo primeiro estágio, que trabalha nela durante apenas um ciclo de clock, passando-a adiante para o segundo estágio. A instrução continua então sendo processada sucessivamente pelo segundo, terceiro, quarto e quinto estágios do processador. A vantagem desta técnica, é que o primeiro estágio não precisa ficar esperando a instrução passar por todos os demais para carregar a próxima, e sim carregar uma nova instrução assim que se livra da primeira, ou seja, depois do primeiro pulso de clock.

    As instruções trafegam dentro do processador na ordem em que são processadas. Mesmo que a instrução já tenha sido processada ao passar pelo primeiro ou segundo estágio, terá que continuar seu caminho e passar por todos os demais. Se por acaso a instrução não tenha sido completada mesmo após passar pelos 5, voltará para o primeiro e será novamente processada, até que tenha sido concluída.

    Desta maneira, conseguimos que o processador seja capaz de processar simultaneamente, em um único ciclo de clock, várias instruções que normalmente demorariam vários ciclos para serem processadas. Voltando ao exemplo do carro, seria como se trocássemos a produção artesanal por uma linha de produção, onde cada departamento cuida de uma parte da montagem, permitindo montar vários carros simultaneamente. O uso dos 5 estágios de pipeline no 486 não chegava a multiplicar por cinco a performance do processador, na verdade a performance não chegava nem mesmo a dobrar, mas o ganho é bem significativo.

     

     

     

    "Retroceder Nunca Render-se Jamais !"
    Força e Fé !
    Fortuna Audaces Sequitur !

  • Pipeline

    tem um conceito de paralelismo ou tubulação.

    Divide a Instrução na memoria ou também pode ser executado em paralelo ao processador

    Seus estágios são:

    UC - unidade de controle

    Descodificar a instrução

    busca de Operando

    Executa a Instrução

    Grava e armazena a instrução

    Gabarito A

ID
1188580
Banca
CESPE / CEBRASPE
Órgão
INPI
Ano
2013
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Com relação a conceitos de hardware e software em computadores pessoais, julgue os itens subsequentes.


Caso o microprocessador utilize a técnica denominada pipeline, ele não terá a capacidade de processar partes de diferentes instruções simultaneamente, pois a principal característica dessa técnica é a execução rápida e eficiente de apenas uma instrução inteira por vez.

Alternativas
Comentários

  • Pipeline: Capacidade de executar múltiplas instruções, cada uma em sua fase do ciclo de máquina


    Resposta. Errado

ID
1248658
Banca
CESPE / CEBRASPE
Órgão
ANS
Ano
2005
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Com relação a arquitetura de computadores RISC (reduced instruction set computer) e CISC (complex instruction set computer), julgue o item subseqüente.

As arquiteturas CISC possibilitam empregar pipelines de maneira eficiente. Por exemplo, se existem muitas variações na duração da execução de instruções, a pipeline pode ser projetada para refletir isto.

Alternativas
Comentários

  • RISC: Uso intenso do pipeline;

    CISC: Uso moderado do pipeline.

    .

    .

    At.te

    Foco na missão ❢

  • Gabarito Errado

    Quem utiliza mais a técnica de Pipeline é a RISC.

     

    Vamos na fé !

     

     

     

    "Retroceder Nunca Render-se Jamais !"
    Força e Fé !
    Fortuna Audaces Sequitur !

ID
1284409
Banca
FCC
Órgão
TRT - 1ª REGIÃO (RJ)
Ano
2014
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Na Arquitetura de Harvard a leitura de instruções e de alguns tipos de operandos pode ser realizada simultaneamente à execução das instruções. Assim, enquanto uma instrução é executada, a instrução seguinte é lida. Esse processo é conhecido como

Alternativas
Comentários
  • Pipeline é uma técnica de hardware que permite que a CPU realize a busca de uma ou mais instruções além da próxima a ser executada. Estas instruções são colocadas em uma fila de memória dentro do processador (CPU) onde aguardam o momento de serem executadas, só poderá começar quando a outra instrução acabar só assim da sequência ao procedimento.

  • O comentário anterior está errado. É exatamente o contrário: no Pipeline, as instruções são executadas "simultâneamente", estando cada uma em um estágio do pipeline: 1) Busca de Instrução, 2) Carregamento de Registradores/Decodificação de Instrução, 3) Execução/Cálc. Endereço de memória, 4) Leitura da memória de dados, 5) Escrita no banco de Registradores.
    Ou seja, enquanto uma instrução A está no estágio 2, a próxima instrução B já entra no estágio 1. No próximo ciclo de clock, a instrução A passa para o estágio 3, a instrução B para o estágio 2 e a próxima instrução (C) entra no Pipeline no estágio 1. Segue assim, até que o Pipeline esteja cheio com 5 instruções sendo executadas, inclusive a instrução A, no estágio 5. No próximo ciclo, a instr. A terminou de ser executada e sai do pipeline.

    Sempre pesquisem em livros e materiais confiáveis na Internet.

  • @João Erik Isso mesmo! Também concordo com você!

ID
1425751
Banca
CESPE / CEBRASPE
Órgão
MPU
Ano
2013
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Acerca dos conceitos relacionados a organização, componentes e software de microcomputadores, julgue o  item  a seguir.

A capacidade de geração eficiente de códigos objetos pode aumentar a eficiência do pipeline, caso as instruções em código de máquina sejam ordenadas de forma adequada; portanto, em computadores que utilizam essa técnica, a qualidade dos compiladores é um fator relevante.

Alternativas
Comentários

  • Como falou em código objeto logo compilador tem sim um papel importante para a eficiência no pipeline.

ID
1456378
Banca
CESGRANRIO
Órgão
LIQUIGÁS
Ano
2012
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Os processadores utilizam diferentes técnicas para acelerar a execução de instruções. Uma dessas técnicas envolve a divisão do ciclo de instruções em um determinado número de estágios consecutivos, possibilitando que cada estágio trabalhe simultaneamente em uma instrução diferente.

Essa técnica chama-se

Alternativas
Comentários

  • Pipeline: Técnica de implementação de instruções, onde é permitido a sobreposição temporal dos estágios de execução de uma instrução.

  • O que é pipelining?

     

    A unidade central de processamento (CPU) de um hardware permite a realização de buscas de instruções além da próxima que será executada, estas buscas de instruções são organizadas em uma fila de memória dentro da CPU e essa técnica é chamada pipeline.

     

    O funcionamento dessa técnica é dividido em estágios, a primeira instrução passa pelo primeiro estágio, que trabalha nela durante o ciclo, passando para o segundo estágio e sucessivamente até o quinto estágio do processamento, é importante saber que um estágio não precisa esperar a instrução passar pelos outros para carregar a próxima instrução.

     

    Assim a técnica permite que a CPU seja capaz de processar simultaneamente em um único ciclo, várias instruções e adquire um ganho de velocidade no processamento, fazendo dessa sua principal característica.

     

    Fonte: minhas anotações

ID
1489627
Banca
VUNESP
Órgão
TCE-SP
Ano
2015
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Diversas arquiteturas modernas de computadores, como as do tipo IBM-PC, apresentam processadores que implementam o conceito de pipeline. Esse conceito está relacionado com

Alternativas
Comentários

  • A letra E está correta, mas incompleta. Existem duas formas de paralelismo (pipelining): paralelismo no nível de instrução e paralelismo no nível de processador

  • Gabarito E

    A segmentação de instruções (em inglês, pipeline) é uma técnica hardware que permite que a CPU realize a busca de uma ou mais instruções além da próxima a ser executada. Estas instruções são colocadas em uma fila de memória dentro do processador (CPU) onde aguardam o momento de serem executadas: assim que uma instrução termina o primeiro estágio e parte para o segundo, a próxima instrução já ocupa o primeiro estágio.

    Em resumo, é o processo pelo qual uma instrução de processamento é subdividido em etapas, uma vez que cada uma destas etapas é executada por uma porção especializada da CPU, podendo colocar mais de uma instrução em execução simultânea. Isto traz um uso mais racional da capacidade computacional com ganho substancial de velocidade. Entre os problemas enfrentados estão a dependência de instruções anteriores e desvios que dificultam o processo, bem como a diferença de complexidade de instruções que fazem com que as mesmas possam levar um tempo variável para execução.

    A técnica de segmentação de instruções é utilizada para acelerar a velocidade de operação da CPU, uma vez que a próxima instrução a ser executada está normalmente armazenada nos registradores da CPU e não precisa ser buscada da memória principal que é muito mais lenta.

     

     

     

     

    "Retroceder Nunca Render-se Jamais !"
    Força e Fé !
    Fortuna Audaces Sequitur !

ID
1588630
Banca
COSEAC
Órgão
UFF
Ano
2015
Provas
Disciplina
Arquitetura de Computadores
Assuntos

A técnica que consiste em acelerar o desempenho dos processadores, reduzindo o tempo de execução das instruções para poucos ciclos e executando várias instruções quase que totalmente em paralelo, é:

Alternativas
Comentários

  • Pipeline é uma técnica de hardware que permite que a CPU realize a busca de uma ou mais instruções além da próxima a ser executada. Estas instruções são colocadas em uma fila de memória dentro do processador (CPU) onde aguardam o momento de serem executadas: assim que uma instrução termina o primeiro estágio e parte para o segundo, a próxima instrução já ocupa o primeiro estágio.


    Fonte: https://pt.wikipedia.org/wiki/Pipeline_(hardware)

  • Memória Virtual:Recurso desenvolvido pela Intel que permite usar o disco rígido para gravar dados caso a memória RAM se esgote;

    USB: Universal Serial Bus (USB) é um tipo de conexão "ligar e usar" que permite a fácil conexão de periféricos sem a necessidade de desligar o computador.

    A multiprogramação consiste na execução em paralelo (ou de forma concorrente) de vários programas ao mesmo tempo.

ID
1700137
Banca
FCC
Órgão
TRT - 4ª REGIÃO (RS)
Ano
2015
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Os processadores atualmente utilizados em Computadores Pessoais (PCs) realizam a execução das instruções em um ciclo de máquina. O recurso tecnológico embutido nesses processadores, para possibilitar isso, é denominado

Alternativas
Comentários
  • Não confundir ...

    RISC - Padrão utilizado

    Pipeline - Recurso tecnológico utilizado no padrão

    []'s
    Robgol

  • a) Hypertrade.

    Hyper-Threading ou hiperprocessamento é uma tecnologia usada em processadores que o faz simular dois processadores tornando o sistema mais rápido quando se usa vários programas ao mesmo tempo. 

    b) RISC. - Padrão de processador

    padrão RISC (Reduced Instruction Set Computer, ou "computador com um conjunto reduzido de instruções"). Ao contrário dos complexos CISC, os processadores RISC são capazes de executar apenas algumas poucas instruções simples. Justamente por isso, os chips baseados nesta arquitetura são mais simples e muito mais baratos. Outra vantagem dos processadores RISC, é que, por terem um menor número de circuitos internos, podem trabalhar a freqüências mais altas. 

    http://www.hardware.com.br/artigos/risc-cisc/

    c) Swapping.

     swapping é uma técnica aplicada à gerência de memória, para processos que esperam por memória livre para serem processados.O sistema escolhe um processo residente que é levado da memória para o disco (swapped out), retornando posteriormente para amemória principal (swapped in), como se nada tivesse ocorrido.

    d) CISC. - Padrão de processador

    Um processador CISC (Complex Instruction Set Computer, ou "computador com um conjunto complexo de instruções"), é capaz de executar várias centenas de instruções complexas diferentes, sendo extremamente versátil. 

    http://www.hardware.com.br/artigos/risc-cisc/

    e) Pipeline. Opção correta

  • Meu deus, como a FCC é ruim em TI!

  • "Walking Nerd" acho que é vc que tá precisando estudar, não acha??

  •  e)Pipeline.

    Pipeline é oprocessamento de informação por tarefas que sao executdas simulataneas de forma continua com uma iniciando com o termino da outra (throughput). 

  • Olá pessoal (GABARITO = LETRA D)

    ---------------------------------------------------------

    Os processadores modernos contam com o pipeline para otimizar a execução das instruções em um ciclo de máquina, por meio do processamento paralelo.

    ---------------------------------------------------------

    Fé em Deus, não desista.

  • Não sei se está certo dizer que "realizam a execução das instruções em um ciclo de máquina". Na verdade cada instrução leva vários ciclo de máquinas, mas como estão em uma linha de montagem(pipeline) o troughput(vazão) chega perto de uma instrução por ciclo.

     

    Também não é muito correto falar em processadores atuais, pois os atuais mesmo são superescalares e então conseguem até mais de uma instrução por ciclo.

     

    Mas enfim dava pra chegar na resposta, ignorando alguns erros do enunciado.

     

  • GABARITO: LETRA E

    Os processadores modernos contam com o pipeline para otimizar a execução das instruções em um ciclo de máquina, por meio do processamento paralelo.

    ESTRATÉGIA CONCURSOS.

ID
1758217
Banca
CESPE / CEBRASPE
Órgão
TRT - 8ª Região (PA e AP)
Ano
2013
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Uma técnica de hardware permite que a CPU execute partes diferentes de diferentes instruções de forma paralela. Nessa técnica, as instruções são divididas em etapas e as instruções entram uma por vez no sistema de processamento, que processa simultaneamente as diferentes partes das instruções. Essa técnica é denominada

Alternativas
Comentários

  • Pipeline é uma técnica de hardware que permite que a CPU realize a busca de uma ou mais instruções além da próxima a ser executada. Estas instruções são colocadas em uma fila de memória dentro do processador (CPU) onde aguardam o momento de serem executadas. Pré-decodificação: a CPU pode iniciar a decodificação de diversas instruções (paralelamente) e antes do momento das mesmas serem executadas

  • Não é multhread pois diz repeito a características de sistemas operacionais multitarefa ou multiprocessados.

    A questão foi enfática em afirmar que é uma implementação de hardware, não de sfotware. Por isso não é multhread que é bem especializado em complexidade e quantidade de implementações. Pipeline diz respeito a CPU, multhread ao sistema, como o sistema vai gerenciar as tarefas em cum computador com vários processadores.

     

    Encontrei as caracterísiticas do multhread aqui:

    Fonte: LIVRO Sistemas Operacionais com Java - Abraham Silberschatz, 7 ed

    Capítulo 5 - Escalonamento de CPU, Pag 119

  • Entendimento sobre a III como não sendo de competência da justiça militar, hoje, é verdade.

ID
1789408
Banca
CESPE / CEBRASPE
Órgão
FUB
Ano
2015
Provas
Disciplina
Arquitetura de Computadores
Assuntos

No que se refere às tecnologias e aos processos envolvidos na construção de computadores, julgue o próximo item.

O conflito estrutural ocorre quando o hardware não suporta a combinação de instruções que o pipeline tenta executar no mesmo ciclo de clock.

Alternativas
Comentários

  • Os conflitos estruturais acontecem quando duas instruções estão em estágios (etapas) diferentes, mas estão utilizando o mesmo hardware, por exemplo, a memória. Isso acontece quando uma instrução está sendo buscada ao mesmo tempo em que um dado está sendo escrito. 


    fonte: http://pt.slideshare.net/carlossergiosjp/arquitetura-e-organizao-de-computadores-1-pipeline

  • Dependência RAW ou HAZARDS (CONFLITOS) – É a situação em que um MICROSTEP NÃO PODE iniciar porque está esperando o resultado que uma MICROSTEP anterior ainda não produziu.

    ü  DEPENDÊNCIAS DE DADOS (HAZARD DATE) - Ocorre quando uma instrução depende do resultado de outra instrução que ainda está no pipeline. Este tipo de dependência é originado na natureza sequencial do código em execução, cuja ordem normal é alterada dentro do pipeline. Solução em hardware para a dependência de dados pode ser resolvido com uma técnica de hardware chamada de adiantamento de dados (FORWARDING ou BYPASSING).

    ü  DEPENDÊNCIAS DE CONTROLE (CONTROL HAZARDS (CONFLITOS)) - As dependências de controle ocorrem quando a sequência normal de execução das instruções é modificada. Tal modificação pode ser originada pelo próprio programa ou pode ser consequência de uma interrupção. As instruções de desvio condicional podem ou não alterar a sequência natural de execução das instruções. Ao se observar a estrutura do pipeline estudado, pode-se verificar que a decisão sobre o desvio ou não somente ocorre no estágio MEM. Um HAZARD DE CONTROLE, também conhecido como HAZARD DE DESVIO, acontece quando o pipeline toma decisão errada ao prever um desvio e assim acaba trazendo instruções dentro do pipeline que precisam ser descartadas logo em seguida. Utiliza PREDIÇÃO DE DESVIO

    ü  DEPENDÊNCIAS DE RECURSO ou ESTRUTURAIS (STRUCTURAL HAZARDS (CONFLITOS)) – Um risco estrutural ou de recurso ocorre quando uma parte do hardware do processador é necessária por duas ou mais instruções ao mesmo tempo. Um exemplo canônico é uma única unidade de memória que é acessada tanto no estágio de busca onde uma instrução é recuperada da memória quanto no estágio de memória onde os dados são gravados e/ou lidos da memória. Eles podem ser resolvidos separando o componente em unidades ortogonais (como caches separados) ou borbulhando o pipeline.

     

     

ID
1850530
Banca
Marinha
Órgão
CAP
Ano
2015
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Com relação a Sistemas Operacionais, assinale a opção correta.

Alternativas
Comentários

  • C) Pipeline é a capacidade da CPU em executar mais de uma instrução ao mesmo tempo, por apresentar unidades separadas de busca, decodificação e execução.

  • Acho que em 2020 podemos afirmar, com certeza, que você está certo rapaz!

    Para ganhar um oscar só faltou dizer que viria uma pandemia e que todos seriam obrigados a estudar em casa, e cursinho presencial deixou de ser opção.

  • Atemporal hahaha

ID
1892419
Banca
IF-SE
Órgão
IF-SE
Ano
2016
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Com base na organização e arquitetura de computadores, analise as afirmativas abaixo e assinale a alternativa CORRETA.

I. O conceito de pipeline consiste em dividir a execução da instrução em várias partes, sendo cada uma delas manipulada por unidades dedicadas do hardware que trabalham em paralelo.

II. Os compiladores são programas que recebem como entrada arquivos-texto contendo módulos escritos em linguagem de alto nível e geram como saída arquivos-objeto correspondentes a cada módulo.

III. O clock é um circuito oscilador que tem a função de sincronizar e determinar a medida de velocidade de transferência de dados no computador.

Alternativas
Comentários

  • Gabarito incorreto. Os compiladores não geram arquivos-objeto, quem faz isso é o montador!

  • Concordo com o Rafael. Seria correto o item II caso fosse dito que a saída do PROCESSO DE COMPILAÇÃO são arquivos-objeto, já que o processo de compilação inclui a saída do COMPILADOR + MONTADOR.

  • Também achei estranho dizer que o clock determina a medida de velocidade de transferência de dados. Ainda não havia estudado essa característica do clock.

  • Fiquei com a mesma dúvida dos colegas, após pesquisa encontrei este texto a seguir numa apostila da professora Lúcia Ribeiro.

    "Dependendo do tipo do programa-fonte, existem dois tipos distintos de tradutores que geram módulos-objeto: montador e compilador. O montador (assembler) é o utilitário responsável por traduzir um programa-fonte em linguagem de montagem em um programa objeto não executável (módulo-objeto). A linguagem de montagem é particular para cada processador, assim como a linguagem de máquina, o que não permite que programas assembly possam ser portados entre máquinas diferentes. O compilador é o utilitário responsável por gerar, a partir de um programa escrito em uma linguagem de alto nível, um programa em linguagem de máquina não executável. As linguagens de alto nível como Pascal, Cobol e C, não têm nenhuma relação direta com a máquina, ficando essa preocupação exclusivamente com o compilador. Assim, os programas-fonte podem ser portados entre computadores de diversos fabricantes, permitindo o desenvolvimento de aplicações independente do equipamento."

     

    E sobre o clock, vale lembrar que quanto maior o Clock de um processador maior a capacidade de transferencia de dados.

     

ID
1895383
Banca
IESES
Órgão
BAHIAGÁS
Ano
2016
Provas
Disciplina
Arquitetura de Computadores
Assuntos

As arquiteturas modernas de computadores costumam tirar proveito de uma técnica chamada de “pipelining”. Com esta técnica, o projetista de um processador procura:

Alternativas
Comentários

  • Pipelining:

     

    - Processamento pipeline pode ser associado à uma “linha de montagem”, onde uma tarefa é dividida em uma seqüência de subtarefas, executadas em diferentes estágios, dentro da linha de produção.

    - A UCP executa a instrução em uma série de pequenos passos.

     

    Fonte: http://www.edilms.eti.br/uploads/file/so/SO-aula-03-software.pdf

  • Quando tá EXECUTANDO uma instrução, já aproveita para fazer o DECODE de outra e o FETCH de outra. 3 fases de 3 instruções em paralelo

  • a-

    Pipeline processing refers to overlapping operations by moving data or instructions into a conceptual pipe with all stages of the pipe performing simultaneously. For example, while one instruction is being executed, the computer is decoding the next.

    https://en.wikipedia.org/wiki/Pipeline_(computing)

ID
2087263
Banca
IESES
Órgão
TRE-MA
Ano
2015
Provas
Disciplina
Arquitetura de Computadores
Assuntos

O ganho de desempenho teórico decorrente da técnica de pipeline não é alcançado por uma série de motivos, entre eles:
I. Eventuais disputas no acesso à memória por diferentes estágios do pipeline.
II. O overhead para que a informação passe de um estágio para outro.
III. As penalidades que o pipeline pode sofrer em decorrência das instruções de desvios.
Estão corretas as afirmativas:

Alternativas
Comentários

  • III - O pipeline pode atrasar quando encontra um comando de desvio.

    Material: https://www.inf.ufes.br/~saibel/antigo/INF02782_arquivos/PartePipeline.pdf, Mais especificamente a partir da página 25.

ID
2091553
Banca
FGV
Órgão
CONDER
Ano
2013
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Pipelines em um processador referem‐se

Alternativas
Comentários

  • Pipeline é uma técnica de hardware que permite que a CPU realize a busca de uma ou mais instruções além da próxima a ser executada. Estas instruções são colocadas em uma fila de memória dentro do processador (CPU) onde aguardam o momento de serem executadas: assim que uma instrução termina o primeiro estágio e parte para o segundo, a próxima instrução já ocupa o primeiro estágio.

     

    https://pt.wikipedia.org/wiki/Pipeline_(hardware)

     

    Gabarito: d)

ID
2155141
Banca
INTEGRI
Órgão
Prefeitura de Mogi Mirim - SP
Ano
2016
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Técnica de hardware capaz de permitir que o processador faça a busca de uma ou mais instruções a serem executadas, além da próxima a ser executada, colocando essas instruções em uma fila de memória no processador, onde esperam o momento para serem executadas, quando uma instrução termina o primeiro estágio e vai para o segundo estágio, a próxima instrução vai para o primeiro estágio. Qual é essa técnica?

Alternativas
Comentários

  • PIPELINE.

  • A segmentação de instruções (em inglês, pipeline) é uma técnica  que permite que a  realize a busca de uma ou mais instruções além da próxima a ser executada. Estas instruções são colocadas em uma fila de  dentro do processador (CPU) onde aguardam o momento de serem executadas: assim que uma instrução termina o primeiro estágio e parte para o segundo, a próxima instrução já ocupa o primeiro estágio.

    Em resumo, é o processo pelo qual uma instrução de processamento é subdividido em etapas, uma vez que cada uma destas etapas é executada por uma porção especializada da CPU, podendo colocar mais de uma instrução em execução simultânea. Isto traz um uso mais racional da capacidade computacional com ganho substancial de velocidade. Entre os problemas enfrentados estão a dependência de instruções anteriores e desvios que dificultam o processo, bem como a diferença de complexidade de instruções que fazem com que as mesmas possam levar um tempo variável para execução.

    A técnica de segmentação de instruções é utilizada para acelerar a velocidade de operação da CPU, uma vez que a próxima instrução a ser executada está normalmente armazenada nos registradores da CPU e não precisa ser buscada da memória principal que é muito mais lenta.

ID
2382739
Banca
VUNESP
Órgão
MPE-ES
Ano
2013
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Na implementação das arquiteturas de computadores, existe um conceito que divide a execução de cada instrução de máquina em partes, sendo que cada uma dessas partes é tratada por uma unidade específica do hardware. A esse conceito dá-se o nome de

Alternativas
Comentários

  • Gabarito B (pipeline).

    Execução em Pipeline

        O processamento em pipeline divide a execução de instruções em várias partes, cada uma das quais tratada por um hardware dedicado exclusivamente a ela.

     

  • Gabarito B

    A segmentação de instruções (em inglês, pipeline) é uma técnica hardware que permite que a CPU realize a busca de uma ou mais instruções além da próxima a ser executada. Estas instruções são colocadas em uma fila de memória dentro do processador (CPU) onde aguardam o momento de serem executadas: assim que uma instrução termina o primeiro estágio e parte para o segundo, a próxima instrução já ocupa o primeiro estágio.

     

    Em resumo, é o processo pelo qual uma instrução de processamento é subdividido em etapas, uma vez que cada uma destas etapas é executada por uma porção especializada da CPU, podendo colocar mais de uma instrução em execução simultânea. Isto traz um uso mais racional da capacidade computacional com ganho substancial de velocidade. Entre os problemas enfrentados estão a dependência de instruções anteriores e desvios que dificultam o processo, bem como a diferença de complexidade de instruções que fazem com que as mesmas possam levar um tempo variável para execução.

     

    A técnica de segmentação de instruções é utilizada para acelerar a velocidade de operação da CPU, uma vez que a próxima instrução a ser executada está normalmente armazenada nos registradores da CPU e não precisa ser buscada da memória principal que é muito mais lenta.

     

     

     

     

    "Retroceder Nunca Render-se Jamais !"
    Força e Fé !
    Fortuna Audaces Sequitur !

ID
2522845
Banca
FCC
Órgão
DPE-RS
Ano
2017
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Há índices que indicam o desempenho de diferentes aspectos de um programa paralelo como: 1. desempenho da aplicação, que envolve os índices Speed Up − SU (fator de aceleração) e eficiência; e 2. desempenho da rede de interconexão, que envolve os índices latência e vazão. O índice

Alternativas
Comentários

  • O speedup é uma medida do grau de desempenho. O speedup mede o rácio entre o
    tempo de execução sequencial e o tempo de execução em paralelo

  • No link abaixo, tem uma explicação bem simple sobre speed up: 

    http://www.inf.unioeste.br/~guilherme/tsc/aula9.pdf

     

  • O speedup é uma medida do grau de desempenho. O speedup mede o rácio entre o tempo de execução sequencial e o tempo de execução em paralelo;

    A eficiência de uma aplicação é tipicamente uma função crescente do tamanho do problema porque a complexidade de comunicação é habitualmente inferior à complexidade da computação, ou seja, a forma de manter o mesmo nível de eficiência quando aumentamos o número de processadores é aumentar o tamanho do problema;

    Latência: quantidade de tempo necessário para transitar um caminho de um ponto A para outro ponto B. O tempo de latência não depende da largura de banda.

    Largura de Banda: Quanto dados podem ser transmitidos em paralelo ao longo de um caminho.

  • Gabarito: C

ID
2525038
Banca
FCC
Órgão
DPE-RS
Ano
2017
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Em arquitetura de processadores, o Pipeline possibilita que a execução das instruções possa ser realizada mais rapidamente. Entretanto, esse aumento da velocidade de execução pode ocasionar o problema de conflito de acesso simultâneo à memória para buscar as instruções e realizar a escrita/leitura de operandos (dados). Uma das formas de solucionar esse problema é utilizar a

Alternativas
Comentários

  • Letra A.

     

    Arquitetura de Harvard:
    É uma arquitetura de computador que se distingue das outras por possuir duas memórias diferentes e independência em termos de barramento e ligação ao processador.
    Características:
    - Separação de barramento de dados e endereços de instruções;
    - Aumento de custo;
    - Desempenho mais otimizado (permite que o processador possa acessar simultaneamente dados e instruções).

     

    https://pt.wikipedia.org/wiki/Arquitetura_Harvard

  • RESPOSTA - A

     

    Arquiterua de Havard

    - Barramentos e memórias independentes para dados e instruções

    - Permite que um processador leve uma instrução ao mesmo tempo que faz um acesso à memória de dados

    - Reduz o gargalo do barramento

    - Geralmente RISC (Computador com conjunto reduzido de instruções - LOAD e STORE apenas)

     

    Fonte - Organizacao Estruturada de Computadores - Tanenbaum, Andrew  - 5ed

     

    @papirobizurado

ID
2538916
Banca
IBFC
Órgão
TJ-PE
Ano
2017
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Numa discussão técnica sobre a utilidade e funcionalidade do pipeline foram citadas as seguintes afirmativas:


( ) o número de estágios do pipeline é determinado pelo clock do processador.

( ) o pipeline reduz para um único ciclo, a execução das instruções de três ciclos.

( ) embora o pipeline melhore o tempo de latência ele diminui o throughput global.


Considerando as afirmações acima, dê valores de Verdadeiro (V) ou falso (F) e assinale a alternativa que apresenta a sequência correta de cima para baixo.

Alternativas
Comentários

  • Pipeline é uma técnica de hardware que permite que a CPU realize a busca de uma ou mais instruções além da próxima a ser executada.

  • Pipeline é uma técnica de hardware que permite que a CPU realize a busca de uma ou mais instruções além da próxima a ser executada. Estas instruções são colocadas em uma fila de memória dentro do processador (CPU) onde aguardam o momento de serem executadas: assim que uma instrução termina o primeiro estágio e parte para o segundo, a próxima instrução já ocupa o primeiro estágio.

     

    Em resumo, é o processo pelo qual uma instrução de processamento é subdividido em etapas, uma vez que cada uma destas etapas é executada por uma porção especializada da CPU, podendo colocar mais de uma instrução em execução simultânea. Isto traz um uso mais racional da capacidade computacional com ganho substancial de velocidade.

     

    https://pt.wikipedia.org/wiki/Pipeline_(hardware)

  • - Pipeline é uma técnica de implementação de processadores que permite a sobreposição temporal das diversas fases de execução das instruções.

    • Aumenta o número de instruções executadas simultaneamente e a taxa de instruções iniciadas e terminadas por unidade de tempo.

    • O pipeline não reduz o tempo gasto para completar cada instrução individualmente.

    •  Não melhora a latência de cada tarefa individualmente

    • Melhora o throughput de todo o trabalho

    • Várias tarefas executam simultaneamente usando recursos diferentes

    • Speedup potencial = número de estágios do pipeline

    Referência: http://www.dcc.ufrj.br/~gabriel/microarq/Pipeline.pdf

  • I -> Número de estágios é de acordo com a arquitetura

    II -> O pipeline executa vários estágios de instrução de uma vez

    III -> O pipeline aumenta o throughput

ID
2565793
Banca
CESPE / CEBRASPE
Órgão
TRE-TO
Ano
2017
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Na organização de uma unidade central de processamento, a divisão da execução das instruções em vários estágios, a fim de que novas entradas de instruções ocorram sem que instruções anteriores tenham sido finalizadas, é denominada

Alternativas
Comentários

  • Pipeline (PIPELINING ou CANALIZAÇÃO) – É o processo pelo qual uma instrução de processamento é subdividida em etapas. Podendo colocar mais de uma instrução em execução simultaneamente.

    Vamos utilizar no estudo um pipeline com 6 estágios:

    ü  (BI) Busca de Instrução (FETCH INSTRUCTION): o processador lê uma instrução da memória;

    ü  (DI) Decodificação de Instrução (DECODE INSTRUCTION): a instrução é decodificada para determinar qual ação é requerida;

    ü  (CO) Cálculo de Operandos (CALCULATE OPERANDS): calcular o endereço dos operandos;

    ü  (BO) Busca de Operandos (FETCH OPERANDS): obter cada operando da memória;

    ü  (EI) Execução da Instrução (EXECUTE INSTRUCTION): efetuar a operação indicada;

    ü  (EO) Escrita de Operando (WRITE OPERAND): armazenar o resultado na memória.

    OBS.: O pipeline não reduz o tempo gasto para completar cada instrução individualmente (NÃO melhora a latência de uma única tarefa, ou seja, o tempo de execução de uma única instrução é o mesmo “com ou sem” pipeline), porém, melhora o THROUPHPUT do trabalho como um todo. Quanto maior a quantidade de estágios maior o SPEEDUP (ganho de desempenho que pode ser obtido ao melhorar determinada característica do processamento). Porém, aumenta o custo da implementação.

    O tempo gasto no processamento de M instruções em um pipeline com K estágios e ciclo de máquina igual a T é dado por:

    T = [K + (M – 1) ] * t

  • Pipelining = linha de produção de uma montadora

ID
2570410
Banca
NUCEPE
Órgão
PC-PI
Ano
2012
Provas
Disciplina
Arquitetura de Computadores
Assuntos

No que concerne os componentes de um computador, considere as afirmações abaixo.


1) Um processador CISC reconhece centenas de instruções complexas, por isso é mais rápido que um processador RISC.

2) Um processador RISC reconhece um conjunto limitado de instruções. As instruções não contempladas são executadas como combinações das existentes.

3) A memória do tipo SRAM é extremamente rápida e, embora volátil, só perde seu conteúdo se a máquina for desligada, não exigindo que a CPU renove seu conteúdo continuamente.

4) Uma célula de memória é a menor unidade endereçável no computador. O termo palavra é usado para designar a quantidade de bits que pode ser armazenada em cada célula. Então, em uma máquina de 16 bits, cada célula da memória principal armazena 2 bytes.

5) Em uma máquina pipeline, a execução de uma instrução é dividida em diferentes estágios de modo que cada um deles seja manipulado por partes de hardware específicas.


Estão corretas:

Alternativas
Comentários

  • Letra E

    1) Um processador CISC reconhece centenas de instruções complexas, por isso é mais rápido que um processador RISC.

    Errado. RISC é mais rápido que CISC

     

    4) Uma célula de memória é a menor unidade endereçável no computador. O termo palavra é usado para designar a quantidade de bits que pode ser armazenada em cada célula. Então, em uma máquina de 16 bits, cada célula da memória principal armazena 2 bytes.

    Errado. BIT é a menor unidade endereçável no computador.

  • Lucc, célula é a menor unidade endereçável sim. Uma célula armazena 01 bit. O erro da assertiva está em dizer que cada célula armazena 2 bytes, quando na verdade é a palavra de memória que armazena 2 bytes ou 16 bits (depende da arquitetura, normalmente a palavra possui o tamanho do conjunto de instruções).

     

    De acordo com Stallings (2013):

     

    "[...] célula de memória é um dispositivo que pode armazenar um bit de dados; ou seja, o dispositivo pode estar em um de dois estados estáveis de cada vez." 

     

    Ainda de acordo com Stallings, sobre palavra de memória: 

     

    "Não existe uma definição universal para o termo palavra. Em geral, uma palavra é um conjunto ordenado de bytes ou bits, que é a unidade normal na qual a informação pode ser armazenada, transmitida ou operada dentro de determinado computador. Normalmente, se um processador tem um conjunto de instruções de tamanho fixo, então o tamanho da instrução é igual ao tamanho da palavra."

  • Célula é a menor unidade endereçável da memória ...

    .

    .

    At.te

    Foco na missão ❢

ID
2623951
Banca
CONSULPLAN
Órgão
Câmara de Belo Horizonte - MG
Ano
2018
Provas
Disciplina
Arquitetura de Computadores
Assuntos

“Um hazard de pipeline ocorre quando o pipeline, ou alguma parte dele, precisa parar porque as condições não permitem a execução contínua. A parada do pipeline é conhecida como bolha de pipeline.” Existem três tipos de hazards; assinale-os.

Alternativas
Comentários

  • Hazard: Situação em que é necessário atrasar a execução de uma ou mais instruções no pipeline

    Motivo: Dependências entre instruções

    Tipos de Hazards:

    Estruturais:Conflito por recursos necessários

    de Dados: Uma instrução precisa de dado resultante de outra instrução prévia

    de Controle: Causados por instruções de desvio/salto

  • HAZARDS DE RECURSOS Um hazard de recursos ocorre quando duas (ou mais) instruções que já estão no pipeline precisam do mesmo recurso.

    HAZARDS DE DADOS Um hazard de dados ocorre quando há um conflito no acesso de uma posição de operando.

    HAZARDS DE CONTROLE Um hazard de controle, também conhecido como hazard de desvio, acontece quando o pipeline toma decisão errada ao prever um desvio e assim acaba trazendo instruções dentro do pipeline que precisam ser descartadas logo em seguida.

     

    GAB. A

  • quanto mais eu estudo parece que menos eu sei kkkkkkk toda hora aparece algum conteúdo novo 

ID
2626588
Banca
CESPE / CEBRASPE
Órgão
ABIN
Ano
2018
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Com relação a fundamentos de computação, julgue o item que se segue.


A arquitetura que utiliza pipelining realiza instruções conforme os ciclos de busca — decodificação, execução e armazenamento — com vários processadores executando diferentes programas simultaneamente.

Alternativas
Comentários

  • O pipeline possui 6 estágios:

    (BI) Busca de Instrução (Fetch Instruction): o processador lê uma instrução da memória;
    (DI) Decodificação de Instrução (Decode Instruction): a instrução é decodificada para determinar qual ação é requerida;
    (CO) Cálculo de Operandos (Calculate Operands): calcular o endereço dos operandos;
    (BO) Busca de Operandos (Fetch Operands): obter cada operando da memória;
    (EI) Execução da Instrução (Execute Instruction): efetuar a operação indicada;
    (EO) Escrita de Operando (Write Operand): armazenar o resultado na memória

    Fonte: Organização de Computadores, professor Rômulo - Dominando TI

    Bons Estudos.
     

  • Assertiva ERRADA.

     

    Se não me engano, está errado falar que pipeline utiliza vários processadores. Nela, é usado apenas um processador, mas que executa várias instruções de múltiplas tarefas simultaneamente, sem a necessidade de uma instrução estar terminada para outra começar. 

  • Isso mesmo Luis Forchesatto, 

    Segue questão que ratifica seu pensamento. 

    Na organização de uma unidade central de processamento, a divisão da execução das instruções em vários estágios, a fim de que novas entradas de instruções ocorram sem que instruções anteriores tenham sido finalizadas, é denominada  
     a processamento vetorial.
     b ciclo do caminho de dados.
     c operação superescalar.
     d pipeline de instruções. Gabarito. 
     e multiprocessamento.

     

     

     

  • Existem dois tipos de paralelismo: a nível de instrução e de processador. O primeiro usa o conceito de pipelining (divide o processamento em subfases para aumentar o desempenho) enquanto o segundo usa o conserto de múltiplos processadores (com ou sem memória compartilhada, de acesso uniforme ou ñ uniforme). O uso de pipelining divide o processamento em BUSCA, DECODE, EXEC, ACESSO e GRAVAÇÃO.
  • O pilelining n faz paralelismo com vários processadores, mas por meio da execução em fases.

  • Complementando o comentário do colega Ualison Aguiar: o pipeline, de maneira geral, possui os estágios mencionados. Entretanto, pode ser subdividido em mais estágios para que possa haver um maior ganho de desempenho. Por exemplo, o Pentium 4, da Intel, possui 20 estágios.

    Fonte: http://www.cs.cmu.edu/afs/cs/academic/class/15740-f03/public/doc/discussions/uniprocessors/technology/deep-pipelines-isca02.pdf

  • Pipelining

    Pessoal, uma tarefa pode ser executada em um computador de diferentes formas:

    a) uma de cada vez em um único processador;

    b) em paralelo em múltiplos processadores;

    c) em processadores distribuídos.

    Em função disso, podemos classificar os sistemas de computação em sistemas de processador único e sistemas multiprocessados.

    Um sistema de processamento paralelo interliga vários nós de processamento (computadores), de maneira que uma seja executada em um nó disponível, ou subdividida por vários nós. Este pode ser também caracterizado como um sistema distribuído.

    Já o Paralelismo é a divisão de uma tarefa em sub-tarefas coordenadas e executadas simultaneamente em um sistema com processadores distintos. O paralelismo pode ser divido em paralelismo de instrução ou paralelismo de processamento.

    O paralelismo de instrução é alcançado com as técnicas de pipelining, superpipelining e arquitetura escalar.

    Pipelining é uma técnica para melhorar o desempenho de processadores. O pipelining permite que um processador sobreponha a execução de diversas instruções de modo que mais instruções possam ser executadas no mesmo período de tempo.

    FONTE : Aula 00, Sistemas Operacionais p/ ABIN (Oficial Técnico de Inteligência - Área 8) Pós-Edital

    Professor: Celson Carlos Martins Junior

  • Pipelining é PARALELISMO EM NÍVEL DE INSTRUÇÃO – paralelismo explorado dentro das instruções individuais.

    Fonte: Tanenbaum - Arquitetura de Computadores.

  • [PIPELINING] O termo pipelining designa um método de busca e descodificação de instruções (pré-processamento) no qual, a cada instante, várias instruções do programa se encontram em estágios diversos de busca ou descodificação. Numa situação ideal, o pipelining acelera o tempo de execução, garantindo que o microprocessador não seja obrigado a esperar pelas instruções. Quando a execução de uma instrução é concluída, a outra já está pronta e à espera.

     [PIPELINE] O pipeline permite que várias instruções possam ser processadas ao mesmo tempo. Enquanto uma instrução está a ser processada, outras esperar que a anterior termine antes que pudesse ser acedida. Pipelining, consegue manter cerca de seis instruções ao mesmo tempo no processador em diferentes fases de processamento. Ele permite armazenar, gerar e executar tarefas e instruções num processo ordenado.

  • Pô @LuisHenriqueForchesatto , "Se não me engano" é sacanagem, ou é ou não é, se não tem certeza é melhor não comentar.
ID
2628538
Banca
CESPE / CEBRASPE
Órgão
ABIN
Ano
2018
Provas
Disciplina
Arquitetura de Computadores
Assuntos

A respeito de arquitetura ARM, julgue o próximo item.


No ARMv7, o pipeline tem três estágios, os quais são executados sequencialmente.

Alternativas
Comentários

  • Errado. "A pipeline do processador ARMv7 tem três estágios: busca da instrução, decodificação e execução. Como cada estágio executa uma tarefa independente, eles não precisam ser executados sequencialmente."

     

    http://www.ic.unicamp.br/~celio/mc404-2014/docs/anidocaps1e6.pdf

  • Mandarim ?

  • O objetivo de ter pipelining em um processador é exatamente separar o processamento em estágios que podem ser executados em paralelo. Isso acelera o processamento ao aproveitar melhor as partes do processador.

ID
2728690
Banca
CEPS-UFPA
Órgão
UFPA
Ano
2018
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Em relação à organização de um computador, analise as seguintes afirmativas:


I A unidade lógica/aritmética é responsável por prover e executar operações aritméticas e lógicas.

II Pipeline permite que uma instrução seja dividida em etapas, e que mais de uma instrução seja executada ao mesmo tempo, porém em etapas diferentes.

III A memória primária é responsável por armazenar as instruções que serão buscadas pela CPU para execução.

IV A unidade de controle é responsável por informar como a memória do computador, a unidade lógica/aritmética e os dispositivos de entrada e saída devem responder às instruções de um programa.


Está correto o que se afirma em

Alternativas
Comentários

  • A segmentação de instruções (em inglês, pipeline) é uma técnica hardware que permite que a CPU realize a busca de uma ou mais instruções além da próxima a ser executada. Estas instruções são colocadas em uma fila de memória dentro do processador (CPU) onde aguardam o momento de serem executadas: assim que uma instrução termina o primeiro estágio e parte para o segundo, a próxima instrução já ocupa o primeiro estágio.

    Em resumo, é o processo pelo qual uma instrução de processamento é subdividido em etapas, uma vez que cada uma destas etapas é executada por uma porção especializada da CPU, podendo colocar mais de uma instrução em execução simultânea. Isto traz um uso mais racional da capacidade computacional com ganho substancial de velocidade. Entre os problemas enfrentados estão a dependência de instruções anteriores e desvios que dificultam o processo, bem como a diferença de complexidade de instruções que fazem com que as mesmas possam levar um tempo variável para execução.

  • A memória primária é responsável por armazenar as instruções que serão buscadas pela CPU para execução.
    Não seria a memória cache ?

  • Caro colega Luan, respondendo sua dúvida, a afirmativa está correta. Não podemos confundir memória cache com memória principal.

    Memória cache:

    "Uma memória pequena e rápida que age como um buffer para uma memória maior e mais lenta. Dentro do processador, existe a memória cache que age como um buffer para a memória principal"

     

    Memória Principal (primária)

    "A memória usada para armazenar os programas enquanto estão sendo executados; normalmente consiste na DRAM nos computadores atuais"

     

    Ou seja, a memória cache é um buffer para a memória principal onde estão as instruções e dados que serão usadas pela CPU;

    Espero ter sanado suas dúvidas.

  • b-

    RAM (random access memory ou memoria de acesso direto) é a memoria de trabalho do computador na forma de modulos. a marca desta memoria é manter blocos que correspondem diretamente a endereços, nao sendo seqeunciais, mas constituindo palavras cuja extensao depende da arquitetura da memoria.

ID
2900821
Banca
IF-SP
Órgão
IF-SP
Ano
2019
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Pipeline (paralelismo) é uma técnica que permite que uma instrução seja dividida e executada em n estágios. Basicamente, é um conceito em que uma instrução é dividida em várias partes, permitindo que cada uma dessas partes ou estágios, sejam executados de forma paralela, com recursos ou parte deles, dedicados para cada uma das partes. Considerando a técnica de pipeline e fazendo uma analogia com uma lavanderia, considere que uma máquina de lavar roupas leva 30 minutos para concluir sua tarefa, uma secadora leva 20 minutos e a passadora de roupas 10 minutos. Quanto tempo essa lavanderia levaria para lavar 3 pacotes de roupas e entregá-los secos para os clientes, usando respectivamente processamento sequencial e utilizando a técnica pipeline.

Alternativas
Comentários

  • A = 1º pacote

    B = 2º pacote

    C = 3º pacote

    Lavar (30 minutos) | Secar (20 Minutos) | Passar (10 Minutos)

    1º clock = A | Ocioso | Ocioso

    2º clock = B | A | Ocioso

    3º clock = B | Ocioso | A

    4º clock = C | B | Ocioso

    5º clock = C | Ocioso | B

    6º clock = Ocioso | C | Ocioso

    7º clock = Ocioso | Ocioso | C

    Era pra ser uma tabela, mas o sistema tirou os espaços :-(

    Soma dos tempos de cada clock:

    30+20+10+20+10+20+10 = 2h por pipeline

  • L = LAVAR = 30

    P = PASSAR = 20

    S = SECAR = 10

    E(x) = ESTAGIO

    Utilizando a técnica de PIPELINE, os processos de PASSAR e SECAR encontram-se dentro do processo LAVAR pois este possui o maior tempo, assim como, o processo SECAR encontra-se dentro do processo PASSAR.

    E(x) = L | P | S

    E(1) = 1 , 0 , 0

    E(2) = 2 , 1 , 0

    E(3) = 3 , 2 , 1

    E(4) = 0 , 3 , 2

    E(5) = 0 , 0 , 3

    E(6) = 0 , 0 , 0

    Na soma, utilize o processo com maior tempo.

    E(1) + E(2) + E(3) + E(4) + E(5)

    30 + 30 + 30 + 20 + 10 => 120 => 2 horas

ID
2994352
Banca
COPESE - UFPI
Órgão
UFPI
Ano
2018
Provas
Disciplina
Arquitetura de Computadores
Assuntos

O processo de buscar instruções na memória é um dos grandes gargalos na velocidade de execução da instrução. Uma das estratégias para amenizar esse problema é o conceito de pipeline, que consiste em

Alternativas
Comentários

  • dividir a execução da instrução em múltiplas partes.

  • Pipelining: Em vez de dividir a execução da instrução em apenas duas partes, muitas vezes ela é dividida em muitas partes (uma dúzia ou mais), cada uma manipulada por uma parte dedicada do hardware, e todas elas podem executar em paralelo.

    FONTE: Tanenbaum

ID
3044605
Banca
FCC
Órgão
TRF - 4ª REGIÃO
Ano
2019
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Determinado tipo de arquitetura explora o paralelismo de instrução ou Instrucion Level Parallelism (ILP). As múltiplas unidades funcionais independentes permitem executar simultaneamente mais de uma instrução por ciclo. Nesta arquitetura o pipeline de hardware permite que todas as unidades possam executar concorrentemente. O número de instruções por ciclo de clock pode variar, e estas são escaladas de modo estático ou dinâmico. Máquinas com este tipo de arquitetura tentam paralelizar a execução de instruções independentes, em cada estágio do pipeline.


Estas são características da arquitetura

Alternativas
Comentários

  • As múltiplas unidades funcionais independentes permitem executar simultaneamente mais de uma instrução por ciclo. Nesta arquitetura o pipeline de hardware permite que todas as unidades possam executar concorrentemente. O número de instruções por ciclo de clock pode variar, e estas são escaladas de modo estático ou dinâmico. Máquinas com este tipo de arquitetura tentam paralelizar a execução de instruções independentes, em cada estágio do pipeline

    Os trechos destaque definem o gabarito da questão: Processador superescalar; ALTERNATIVA B

    Apenas um comentário sobre a alternativa A.

    VLIW - Very Long Instruction Word- é um estilo de arquitetura de conjunto de instruções que dispara muitas operações definidas para serem independentes em uma única instrução larga, normalmente com muitos campos de opcode separados. ( Patterson e Hennesy - Organização de computadores)

    Resumidamente, VLIW é o uso de instruções que contém múltiplas operações. Conforme cita a colega Lopes na Questão: Q650742

ID
3134764
Banca
VUNESP
Órgão
SAAE de Barretos - SP
Ano
2018
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Considere a seguinte definição de um importante conceito relacionado às arquiteturas dos computadores modernos:


Divide a execução da instrução em várias partes, cada uma manipulada por uma parte dedicada do hardware, sendo que todas essas partes podem ser executadas em paralelo.

Trata-se do conceito

Alternativas
Comentários

  • GABARITO (B).

    O Pipeline - permite a execução de instruções em paralelo, sem precisar que a instrução da ordem sequencial termine!

  • Vídeo sobre a técnica de pipeline

  • Raid = Redundância.

  • O Pipeline ou paralelismo ou tubulação:

    Divide a instrução em muitas partes,buscando a instrução na memória

    É usado também na memória RISC.

    gabarito B

  • Pipelining: permite ao processador executar múltiplas instruções paralelamente em estágios diferentes.

    Alternativa: B

ID
3186202
Banca
COMPERVE
Órgão
UFRN
Ano
2019
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Um determinado processador digital de propósito geral possui 6 estágios de processamento em cascata, ou 6 estágios de pipeline. O primeiro estágio, o de busca de instrução, e o último estágio, o de armazenamento do resultado, levam 2 ciclos de relógio cada para executar. Os demais estágios levam 1 ciclo. O número máximo de instruções que esse processador consegue executar em 70 ciclos é

Alternativas
ID
3339010
Banca
IDECAN
Órgão
UNIVASF
Ano
2019
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Analise as afirmativas a seguir sobre a técnica de paralelismo:

I. Em sistema com porta única para memória de dados e de instrução, se duas (ou mais) instruções acessam dados e/ou instruções da memória, temos um exemplo de hazard de controle no nosso pipeline.
II. Em um pipeline, quando uma instrução depende do resultado da instrução anterior que ainda não foi concluída, dizemos que temos um exemplo de hazard de dados.
III. Uma maneira de evitar um hazard estrutural é a duplicação de um recurso para permitir todas as combinações de instruções que queremos executar em um mesmo ciclo de clock.
IV. O adiantamento (Bypassing ou Forwarding) de dados é uma técnica para resolver alguns tipos de hazard de dados que consiste em utilizar o elemento de dado a partir dos buffers internos em vez de esperar que chegue nos registradores visíveis ao programador ou na memória.

Assinale

Alternativas
Comentários

  • I. Em sistema com porta única para memória de dados e de instrução, se duas (ou mais) instruções acessam dados e/ou instruções da memória, temos um exemplo de hazard de controle( hazard Estrutural ) no nosso pipeline.

    II. Correta

    III. Correta

    IV. Correta

    GABARITO DA QUESTÃO, ALTERNATIVA C

ID
3520414
Banca
VUNESP
Órgão
IPSM
Ano
2018
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Uma arquitetura de computador apresenta o seu processador implementado com a técnica de pipeline. Essa técnica possibilita

Alternativas
ID
3532357
Banca
INSTITUTO AOCP
Órgão
IBGE
Ano
2019
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Qual é a técnica de arquitetura de computadores que divide a execução de uma instrução de máquina em várias partes?

Alternativas
Comentários

  • GABARITO A

    Pipelining (paralelismo): divide a execução da instrução em muitas partes, cada uma manipulada por uma parte dedicada do hardware, e todas elas podem ser executadas em paralelo.

ID
3663814
Banca
SUGEP - UFRPE
Órgão
UFRPE
Ano
2019
Disciplina
Arquitetura de Computadores
Assuntos

Para melhorar o desempenho de um computador, a estratégia de pipeline vem sendo utilizada. Ela atua, dentro do computador, especificamente no(a):

Alternativas
Comentários

  • Pipeline (paralelismo) é uma técnica que permite os processadores executarem tarefas diferentes ao mesmo tempo. Isso aumenta o desempenho do processador e reduz o tempo de execução global de tarefas.

ID
3724018
Banca
IBADE
Órgão
Prefeitura de Vilhena - RO
Ano
2019
Provas
Disciplina
Arquitetura de Computadores
Assuntos

O uso de Pipeline aumenta significativamente o desempenho da CPU (no número de instruções executadas por unidade de tempo), mas este não reduz o tempo de execução das instruções individualmente; outro problema é que existem situações nas quais acontecem conflitos de recursos (quando o hardware não pode suportar todas as combinações possíveis de instruções em execução concorrente). A que se refere o texto?

Alternativas
Comentários

  • Gabarito: C

    Nunca vi na vida o termo "distúrbio estrutural"... joguei no google e nem ele sabia, então essa só por exclusão ou reza forte.

ID
3773857
Banca
INSTITUTO AOCP
Órgão
Prefeitura de Novo Hamburgo - RS
Ano
2020
Provas
Disciplina
Arquitetura de Computadores
Assuntos

A técnica de segmentação de instruções criada para otimizar a operação da CPU recebe o nome de

Alternativas
Comentários

  • Letra B

    A SEGMENTAÇÃO DE INSTRUÇÕES (em inglês, PIPELINE) é uma técnica de hardware que permite que a CPU realize a busca de uma ou mais instruções além da próxima a ser executada. Otimizando o rendimento da CPU.

  • Excelente explicação

ID
4115062
Banca
IDECAN
Órgão
DETRAN-RO
Ano
2014
Provas
Disciplina
Arquitetura de Computadores
Assuntos

“Um meio para introduzir paralelismo na natureza essencialmente sequencial de um programa de instruções de máquina. Exemplos são os de instruções e processamento vetorial.” Segundo os processadores RISC, a afirmativa anterior refere-se a

Alternativas
Comentários

  • Gabarito: A

    A segmentação de instruções (em inglês, pipeline) é uma técnica de hardware que permite que a CPU realize a busca de uma ou mais instruções além da próxima a ser executada. Estas instruções são colocadas em uma fila de memória dentro do processador (CPU) onde aguardam o momento de serem executadas: assim que uma instrução termina o primeiro estágio e parte para o segundo, a próxima instrução já ocupa o primeiro estágio.

  • o quê que pipeline tem a ver com processamento vetorial?

  • Dica para essa banca!

    • ela pega conceitos abstratos de autores renomados, basta saber quais autores ela mais usa!
    • pega conceitos de livros quase imposíveis de se achar na internet
    • ela usa os termos bem abstrato que confunde muito, sendo que há embasamento teórico, em prevenção se o aluno tentar entrar com recurso.

    fonte dessa questão

    Organização de Computadores

    Sistemas de Informação – CST / UPF Professor: Marcelo Trindade Rebonatto

ID
4899361
Banca
CCV-UFC
Órgão
UFC
Ano
2017
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Um dado programa possui 1000 instruções. Supondo que o tempo médio de execução de cada instrução seja de 5ns (sem pipeline). Qual o ganho de desempenho aproximado na execução desse mesmo programa usando um processador com pipeline de 5 estágios com ciclo de 2ns?

Alternativas
Comentários

  • A resposta não deveria ser A) ?

    Vide fls. 18 desse link https://dcc.ufrj.br/~gabriel/arqcomp/Pipeline.pdf

  • Gabarito: A

    T1 = 5 ns * 1.000.000 =~ 5 ms (sem pipeline)

    T2 = (5 + 999.999) * 2 ns =~ 2 ms (com pipeline)

    Ganho = T1/T2 = 5 ms / 2 ms = 2,5

    Fonte: https://dcc.ufrj.br/~gabriel/arqcomp/Pipeline.pdf (Página 18)

ID
5439907
Banca
CESPE / CEBRASPE
Órgão
PG-DF
Ano
2021
Provas
Disciplina
Arquitetura de Computadores
Assuntos

Julgue o item seguinte, que versa sobre arquitetura de computadores.


O principal objetivo da estrutura de pipeline de instruções em um processador é evitar a sobreposição dos dados das operações que são executadas simultaneamente.

Alternativas
Comentários

  • Pipelining é uma técnica de implementação em que várias instruções são sobrepostas na execução. Hoje, a técnica de pipelining é fundamental para tornar os processadores mais rápidos.

    https://www.cin.ufpe.br/~vgl2/hw/Resumo%20de%20Pipelining%20-%20Infra%20de%20Hardware.pdf

    Pipeline é uma técnica de implementação de processadores que permite a sobreposição temporal das diversas fases de execução das instruções.

    Aumenta o número de instruções executadas simultaneamente e a taxa de instruções iniciadas e terminadas por unidade de tempo.

    O pipeline não reduz o tempo gasto para completar cada instrução individualmente.

    https://dcc.ufrj.br/~gabriel/arqcomp/Pipeline.pdf

  • JUSTIFICATIVA: ERRADO.

    Os processadores usam pipeline de instruções para acelerar a execução. Basicamente, o pipeline envolve quebrar o ciclo da instrução em um número de estágios separados que ocorrem em sequência, como ler a instrução, decodificar a instrução, determinar o endereço do operando, ler os operandos, executar a instrução e escrever o resultado do operando. As instruções se movem por esses estágios como em uma linha de montagem, então cada estágio pode trabalhar em uma instrução diferente ao mesmo tempo