Questão 71224

• Banca: FCC
• Órgão: TRT - 3ª Região (MG)
• Ano: 2009
• Provas: FCC - 2009 - TRT - 3ª Região (MG) - Analista Judiciário - Engenharia Elétrica
• Disciplina: Engenharia Eletrônica
• Assuntos: Eletrônica Analógica na Engenharia Eletrônica; Transistor

Os limites de tensão de uma saída digital TTL para os níveis baixo e alto são especificações simbolizadas, respectivamente, por

• A.
• B.
• C.
• D.
• E.

Gabarito: C

Comentários

• Baixo em inglês é LOW
  
  
  Alto em inglês é HIGH
  
  
  Dessa forma, pode-se eliminar as Letra A e Letra B

• Complementando o colega,

  Entrada em inglês é IN

  Saída em inglês é OUT

  Elimina-se assim A e E