Questão 7351

• Banca: ESAF
• Órgão: CGU
• Ano: 2004
• Provas: ESAF - 2004 - CGU - Analista de Finanças e Controle - Tecnologia da Informação - Prova 3
• Disciplina: Redes de Computadores
• Assuntos: Transmissão de Dados

Analise as seguintes afirmações relativas às técnicas de detecção de erros na transmissão de dados:

I. A Paridade, forma mais simples de redundância para detecção de erros, consiste na inserção de um bit de paridade ao final de cada caractere de um quadro.

II. No método CRC um quadro de K bits é representado por um polinômio em X, de ordem K-1.

III. Com o método CRC, o polinômio de ordem K-1 é dividido, em aritmética módulo 8 (um byte), por um polinômio gerador de ordem 2, tendo como resultado um quociente e um resultado de ordem k-1.

IV. Os métodos de detecção de erros CRC e Paridade mantêm inalterada a quantidade de bits da informação a ser transmitida, não necessitando da inserção de um bit extra na informação transmitida como ocorre na maioria dos outros métodos.

Estão corretos os itens:

• A. I e II
• B. II e III
• C. III e IV
• D. I e III
• E. II e IV

Gabarito: A

Comentários

• A verificação de paridade é um dos mecanismos mais simples para detecção de erros (“parity check”): a cada caractere transmitido é acrescentado um bit de tal modo que o total de bits 1 seja par (“even parity”) ou impar (“odd parity”). É habitual a utilização de paridade par para comunicações assíncronas e a paridade impar para comunicações síncronas.Exemplo: usando a paridade par, ao transmitir o byte 01100111, será acrescentado um bit com o valor 1 (para tornar par, o número de bits 1). Quando a informação chega ao receptor este verifica se o número de bits 1 é par e assim saberá se existe algum erro.A verificação de paridade funciona quando, devido à ocorrência de erros, um número impar de bits é invertido, se esse número é par então o erro não é detectado. Esta situação é vulgar quando existem picos de ruído na linha, que frequentemente induzem erros em vários bits consecutivos.Outro mecanismo mais eficiente é o CRC (“Cyclic Redundancy Check”). O CRC não utiliza bits de paridade, os frames transportam uma sequência de bits conhecida por FCS (“Frame Check Sequence”). O FCS é calculado pelo emissor de tal modo que quando concatenado aos bits de dados, o resultado final seja divisível por um número pré-determinado.Cálculo do FCS: um quadro de k bits é representado por um polinômio P em X de ordem k-1 (exemplo: 11100010 -> 1X7 + 1X6 + 1X5 + 0X4 + 0X3 + 0X2 + 1X1 + 0X0 );o transmissor divide o polinômio P de ordem k-1 por um polinômiogerador G de ordem n, resultando$ um polinômio resto Rt de ordem n-1;são transmitidos os k bits originais e os n bits do polinômioRt (FCS – Frame Check Sequence).

• Um quadro de k bits é considerado como a lista de coeficientes para um polinômio com k termos, variando de xk−1 a x0 . Dizemos que tal polinômio é de grau k – 1.

  Tanenbaum