-
Reduced Instruction Set Computer ou Computador com um Conjunto Reduzido de Instruções (RISC), é uma linha de arquitetura de processadores que favorece um conjunto simples e pequeno de instruções que levam aproximadamente a mesma quantidade de tempo para serem executadas. A maioria dos microprocessadores modernos são RISCs, por exemplo DEC Alpha,SPARC, MIPS, e PowerPC. O tipo de microprocessador mais largamente usado em desktops, o x86, é mais CISC do que RISC, embora chips mais novos traduzam instruções x86 baseadas em arquitetura CISC em formas baseadas em arquitetura RISC mais simples, utilizando prioridade de execução.
Os processadores baseados na computação de conjunto de instruções reduzido não têm micro-programação, as instruções são executadas diretamente pelo hardware. Como característica, esta arquitetura, além de não ter microcódigo, tem o conjunto de instruções reduzido, bem como baixo nível de complexidade.
-
Acho que o erro nessa questão ocorre quando ele afirmativa que o modo de endereçamento é do tipo registro-registro:
"Arquiteturas memória-memória e registrador-memória apresentam como vantagem um menor número de instruções no código do programa, já que não é necessário carregar
previamente em registradores os operandos-fonte de uma instrução aritmética/lógica, como
acontece em uma arquitetura registrador-registrador."
Me corrijam caso eu esteja errado.
-
Analisando a questão:
1 - "mudança da complexidade do software para o hardware;" - VERDADEIRO, pois na arquitetura RISC as instruções são executadas por Hardware. Na CISC, são por microcódigos.
2 - "diminuição do tamanho do código, em troca de um maior número de ciclos por instrução;" - FALSO. A diminuição do tamanho do código é uma característica da arquitetura CISC, pois por possuir um número complexo de instruções, implementa praticamente todas as instruções desejadas de em um programa, tornando assim seu código menor. AINDA, não é o maior número de ciclos de clock que privilegia a arquitetura, e sim, a utilização da técnica de pipelining que garante a execução total de uma instrução a cada ciclo de clock.
3 - "modos de endereçamento simples que permitem somente que as funções LOAD e STORE acessem a memória, com todas as outras operações do tipo registro-registro." - VERDADEIRO. A arquitetura RISC possui um maior número de registradores para armazenamento de endereço. Fica restrito as funções LOAD / STORE o acesso a memória e todas as demais instruções são efetuadas dentro dos registradores.
Portanto, a questão é falsa, devido ao segundo quesito apontado acima.
-
Acredito que o erro está no seguinte trecho "mudança da complexidade do software para o hardware" pois na arquitetura RISC há uma simplificação do hardware em detrimento do aumento da complexidade do código gerado para a realização de operações complexas. A arquitetura CISC possui um hardware mais complexos com um maior número de instruções e uma simplificação em software. Não confundir com o fato de não haver um montador no modelo RISC , e, portanto, executar as instruções diretamente no hardware.
-
O erro esta evidente na afimação "diminuição do tamanho do código".
Na arquitetura RISC temos códigos mais complexos pois o processador tem somente as funções mais simples, sobrando para o desenvolvedor criar as funções mais complexas, ou seja:
RISC - Mais linhas de código.
CISC - Menos linhas de código.
A afirmação "mudança da complexidade do software para o hardware" tambem esta equivocada, na RISC a complexidade esta no software, visto que precisaremos de mais linhas de código, pois o processador possui apenas as simples.
-
Características da Arquitetura RISC:
• Acesso à memória somente via load e store.
Operandos em registradores.
• Todas as outras operações são do tipo registro-registro.
• Grande número de registros de propósito geral e
poucos registros de propósito específico
• Uso intenso de registradores
• Admite frequências mais altas
• Formato de instrução facilmente descodificável e de tamanho fixo
• Pequeno conjunto de instruções de formato simples (dezenas)
• Exige mais espaço na memória e programação mais difícil.
• Complexidade reside no compilador
• Uso intenso de pipeline
• Redução do tamanho do CPI (cicles per instruction) , em troca de maior
tamanho do código
• Executa, em média, uma instrução por ciclo
-
Questão errada. O erro da questão está em dizer que RISC tem maior número de ciclos por instruções e a complexidade está no compilador.
CISC
- contém microporgramação
- uso de um ou dois operandos
- multiplos modos de endereçamento de memória
- instrução com largura variável
- vários ciclos para execução da instrução
- poucos registradores (de 6 a 16)
- fracamento paralelizado e complexidade no código
RISC
- Não contem microcódigo - instruções executadas diretamente pelo hardware
- incompatível com CISC
- grande número de registradores
- uso de uma instrução por ciclo (formato simples e fixo)
- endereçamento de memória simples
- uso de 3 operandos de registrador permitido por instrução
- apenas LOAD and STORE podem acessar a memória
- complexidade no compilador
-
São características de arquiteturas RISC: mudança da complexidade do hardware para o software ; e não ao contrário...
-
O que está errado na questão é que na Arquitetura RISC : Os programas são mais complexos e os hardwares mais simples; Há um aumento no tamanho do código; É apenas uma instrução por ciclo.