Questão 801496

• Banca: CESPE / CEBRASPE
• Órgão: MEC
• Ano: 2011
• Provas: CESPE - 2011 - MEC - Administrador de redes
• Disciplina: Arquitetura de Computadores
• Assuntos: Arquitetura de processadores: RISC, CISC, WISC e Microprocessadores.

Com referência às arquiteturas de hardware RISC, Intel e storage,
julgue os itens subsequentes.

O paralelismo tem duas formas gerais: paralelismo no nível de instrução e paralelismo no nível de processador. O primeiro não é realizado nas arquiteturas RISC, pois requer maior complexidade nas operações.

• C. Certo
• E. Errado

Gabarito: E

Comentários

• O paralelismo pode ser de 2 tipos: a nível de instrução (pipeline) ou a nível de processador (multiprocessadores).
  Na arquitetura RISC pode haver tanto uma quanto a outra forma.
  
  Questão incorreta.
• RISC CISC Múltiplos conjuntos de registradores, muitas vezes superando 256 Único conjunto de registradores, tipicamente entre 6 e 16 registradores Três operandos de registradores permitidos por instrução (por ex., add R1, R2, R3) Um ou dois operandos de registradores permitidos por instrução (por ex., add R1, R2) Passagem eficiente de parâmetros por registradores no chip (processador) Passagem de parâmetros ineficiente através da memória Instruções de um único ciclo (ex. load e store) Instruções de múltiplos ciclos Controle hardwired (embutido no hardware) Controle microprogramado Altamente paralelizado (pipelined) Fracamente paralelizado Instruções simples e em número reduzido Muitas instruções complexas Instruções de tamanho fixo Instruções de tamanho variável Complexidade no compilador Complexidade no código Apenas instruções load e store podem acessar a memória Muitas instruções podem acessar a memória Poucos modos de endereçamento Muitos modos de endereçamento
• Tipos de de paralelismos:
  - nível das instruções: um único processador deve executar mais instruções por segundo, por meio de pipeline(uma instrucao eh dividida em varios estagios - Busca, Leitura dos registradores , Execução de uma operação ou cálculo de um endereço, Acesso a um operando de memória,  Escrita do resultado em um registrador;
  Cada estagio desses pode ser executado por um componente distinto do processador. Assim, mais de uma instrucao pode ter seus estagios, desde q nao sejam os mesmos, executados simultaneamente por um desses componentes, dando a impressao de computacao. Esse conceito eh muito explorado em maquinas RISC, uma vez q as instruções sao mais simples, e de tamanho fixo.
  Assim, ao inves de um unico hw executar todas essas etapas, cada hw executa uma, tornando sua execucao bem mais rapida.
  - nível do processador: vários processadores trabalhando juntos na solução do mesmo problema. Aqui ocorre a Computacao paralela real.