Questões de Flip-Flops

Questão 2275732

• Banca: IF-PE
• Órgão: IF-PE
• Ano: 2016
• Provas: IF-PE - 2016 - IF-PE - Técnico de Laboratório - Eletroeletrônica
• Disciplina: Eletrônica
• Assuntos: Eletrônica Digital; Flip-Flops

São exemplos de aplicações utilizando flip-flops, EXCETO:

• A. Armazenar e transferir dados.
• B. Detector de uma sequência de entrada.
• C. Gerador e verificador de paridade.
• D. Contador binário.
• E. Divisor de frequência.

Gabarito: C

Comentários

• Um gerador e verificador de paridade é obtido com um circuito combinacional, não com um sequencial como é o caso dos que utilizam flip-flops.

Questão 2302282

• Banca: FIOCRUZ
• Órgão: FIOCRUZ
• Ano: 2016
• Provas: FIOCRUZ - 2016 - FIOCRUZ - Técnico em Saúde Pública - Eletrônica
• Disciplina: Eletrônica
• Assuntos: Eletrônica Digital; Flip-Flops

Com relação aos flip-flops, pode-se afirmar que:

• A. o flip-flop D é obtido através de um flip-flop JK mestre-escravo com as entradas J e K curto-circuitadas (uma ligada à outra).
• B. o flip-flop T é obtido através de um flip-flop JK mestre-escravo com a entrada K invertida (por inversor) em relação à entrada J.
• C. quando as entradas de um flip-flop JK estiverem em nível alto, a saída assumirá nível lógico contrário ao da saída anterior.
• D. nas saídas dos flip-flop’s, existe, apenas, um estado de saída possível.
• E. no flip-flop SR, a condição de S = R = 1 é permitida.

Gabarito: C

Comentários

• O FF J-K com clock é diferente do FF S-C pois J=K=1 não resulta em um estado ambíguo na saída. Nesta condição, o FF sempre irá para o seu estado oposto quando a transição ocorrer.

Questão 2860039

• Banca: Quadrix
• Órgão: SEDF
• Ano: 2018
• Provas: Quadrix - 2018 - SEDF - Professor Substituto - Eletrônica
• Disciplina: Eletrônica
• Assuntos: Eletrônica Digital; Flip-Flops

No que se refere à eletrônica digital, julgue o item subsequente.

O uso de contadores digitais assíncronos , com grande quantidade de flip‐flop, não é aconselhável para altas frequências de trabalho, pois, se o atraso de processamento de cada unidade flip‐flop for grande, haverá erros de contagem.

• C. Certo
• E. Errado

Gabarito: C

Comentários

• Sim, ocorrerá problemas por que, cada flip flop possui um tempo de atraso (delay), mesmo que pouco na faixa de 12nanosegundos mas ao se tratar de um contador, ao passar do tempo o relogio irá atrasar.

Questão 3558466

• Banca: FUNDATEC
• Órgão: CEEERS
• Ano: 2010
• Disciplina: Eletrônica
• Assuntos: Eletrônica Digital; Flip-Flops

Um FLIP-FLOP é um circuito lógico, capaz de armazenar um bit de informação, o qual é também denominado de 

• A. Multivibrador Astável. 
• B. Oscilador Colpitts. 
• C. Multivibrador Biestável. 
• D. Schmitt Trigger. 
• E. Multivibrador Monoestável. 

Gabarito: C

Comentários

• Em eletrônica e circuitos digitais, um flip-flop, multivibrador biestável, ou simplesmente biestável, é um circuito digital que pulsado é capaz de servir como uma memória de um bit.

  Fonte: https://pt.wikipedia.org/wiki/Flip-flop 

Questão 5287465

• Banca: UFMG
• Órgão: UFMG
• Ano: 2016
• Provas: UFMG - 2016 - UFMG - Técnico de Eletrônica - Laboratório
• Disciplina: Eletrônica
• Assuntos: Eletrônica Digital; Flip-Flops

Considere a existência de três registradores em um CLP, denominados rA, rB e rC, cujos conteúdos iniciais sejam respectivamente C3H, 24H e 65H. Após a realização da operação lógica (rB ← rA  XOR rC), o conteúdo CORRETO de rB será:

• A. 24H.
• B. 28H.
• C. A6H.
• D. E7H.

Gabarito: C

Questão 5287468

• Banca: UFMG
• Órgão: UFMG
• Ano: 2016
• Provas: UFMG - 2016 - UFMG - Técnico de Eletrônica - Laboratório
• Disciplina: Eletrônica
• Assuntos: Eletrônica Digital; Flip-Flops

Todas as afirmativas referentes a características dos circuitos FPGA e CPLD são verdadeiras, EXCETO:

• A. dispositivos CPLD são constituídos por um número relativamente pequeno de grandes blocos de circuitos.
• B. dispositivos FPGA são constituídos por um número relativamente elevado de pequenos blocos de circuitos.
• C. a não volatilidade de dispositivos CPLD torna-os inadequados para a função de carregador (boot loader) ou inicializador de sistemas.
• D. dispositivos FPGA requerem configuração a cada energização.

Gabarito: C

Questão 5287477

• Banca: UFMG
• Órgão: UFMG
• Ano: 2016
• Provas: UFMG - 2016 - UFMG - Técnico de Eletrônica - Laboratório
• Disciplina: Eletrônica
• Assuntos: Eletrônica Digital; Flip-Flops

São dispositivos eletrônicos programáveis, EXCETO:

• A. PLA.
• B. CPLD.
• C. FPGA.
• D. JTAG.

Gabarito: D

Questão 5287489

• Banca: UFMG
• Órgão: UFMG
• Ano: 2016
• Provas: UFMG - 2016 - UFMG - Técnico de Eletrônica - Laboratório
• Disciplina: Eletrônica
• Assuntos: Eletrônica Digital; Flip-Flops

Analise o trecho do código escrito em VHDL.

Process (Clk,r) Begin

If (r = ‘0’) then Q1 <= ‘0’;

Elsif (Clk’event and Clk=’1’) then Q1 <= D1;

End if;
End process;

a alternativa CORRETA que mostra o circuito descrito pelo código é:

• A.
• B.
• C.
• D.

Gabarito: B

Questão 5312416

• Banca: SELECON
• Órgão: EMGEPRON
• Ano: 2021
• Provas: SELECON - 2021 - EMGEPRON - Técnico Eletrotécnica
• Disciplina: Eletrônica
• Assuntos: Eletrônica Digital; Flip-Flops

Um contador síncrono apresenta clock máximo de 125 MHz. Sabendo que cada flip-flop que o compõe apresenta um atraso de 0,5 ns, a resolução desse contador é:

• A. 2 bits
• B. 4 bits
• C. 8 bits
• D. 16 bits

Gabarito: C

Questão 5318065

• Banca: Aeronáutica
• Órgão: EEAR
• Ano: 2021
• Provas: Aeronáutica - 2021 - EEAR - Eletrônica
• Disciplina: Eletrônica
• Assuntos: Eletrônica Digital; Flip-Flops

Uma memória com 16Kbytes de células de memória pode armazenar quantas palavras de 2 bytes?

• A. 32
• B. 1.024
• C. 8.192
• D. 32.768

Gabarito: C

Questão 5318218

• Banca: Aeronáutica
• Órgão: EEAR
• Ano: 2021
• Provas: Aeronáutica - 2021 - EEAR - Eletrônica
• Disciplina: Eletrônica
• Assuntos: Eletrônica Digital; Flip-Flops

Um flip-flop T é obtido

• A. unindo-se as saídas Q e Qbarrado do flip-flop RS.
• B. realimentando-se a saída Q do flip-flop RS na entrada S.
• C. unindo-se as entradas J e K do flip-flop mestre-escravo.
• D. aplicando-se sinal de clock à entrada J e aterrando a entrada K do flip-flop JK.

Gabarito: C