Questão 2156326

• Banca: CESPE / CEBRASPE
• Órgão: TRE-BA
• Ano: 2010
• Provas: CESPE - 2010 - TRE-BA - Técnico Judiciário - Telecomunicações e Eletricidade
• Disciplina: Engenharia Eletrônica
• Assuntos: Eletrônica Digital na Engenharia Eletrônica; Flip-flops

Com relação a sistemas e dispositivos digitais, julgue o item seguinte.

No flip-flop JK do tipo mestre-escravo, se as entradas J e K estiverem todo o tempo conectadas ao nível lógico 1, então a saída Q, após sucessivos ciclos de relógio, permanecerá no nível lógico 1.

• C. Certo
• E. Errado

Gabarito: E

Comentários

• A tabela-verdade de um flip-flop JK é dada por:

  J   K   Q

  0   0   (não muda)

  0   1   1

  1   0   0

  1   1   (muda)

   

  Portanto, a saída Q não adquire um valor fixo ao longo dos clocks se as entradas J=K=1.