GABARITO: CORRETO
Quando uma tensão analógica é conectada à entrada de um ADC, o processo de conversão pode ser adversamente afetado se a tensão analógica estiver mudando durante o tempo de conversão. A estabilidade se dá por meio de um circuito de amostragem e retenção (sample-and-hold circuit, S-H) para manter a tensão analógica durante a conversão A/D
O circuito S/H contém um amplificador buffer A1 com ganho unitário que apresenta alta impedância para o sinal analógico e tem baixa impedância de saída capaz de carregar rapidamente o capacitor de retenção, Ch, que será conectado na saída de A1 quando a chave controlada digitalmente for fechada. Isso é denominado operação de amostragem. A chave será fechada para carregar Ch com o valor atual da entrada analógica. Por exemplo, se a chave for fechada no instante t0, a saída A1 carregará rapidamente Ch até a tensão V0. Quando a chave abrir, Ch manterá essa tensão, de modo que a saída de A2 aplicará essa tensão no ADC. O amplificador buffer de ganho unitário A2 apresenta alta impedância de entrada que não descarrega a tensão no capacitor durante o tempo de conversão do ADC e, assim, o ADC receberá a tensão CC de entrada V
FONTE: TOCCI, Ronald J.; WIDMER, Neal S.; MOSS, Gregory L. Sistemas Digitais: Princípios e Aplicações–11ª. Edição. Rio de Janeiro: MZEditora, 2007, pág. 666
Para mais dicas sobre os concursos de Engenharia, siga o Instagram @engenheiro.hudson