Questão 2722000

• Banca: FGV
• Órgão: COMPESA
• Ano: 2016
• Provas: FGV - 2016 - COMPESA - Assistente de Saneamento e Gestão - Técnico Operacional - Habilitação em Eletrônica
• Disciplina: Engenharia Eletrônica
• Assuntos: Álgebra Booleana e Circuitos Lógicos em Engenharia Eletrônica; Eletrônica Digital na Engenharia Eletrônica

Um sinal de relógio de 100 MHz cadencia um circuito digital síncrono.

O maior atraso permitido para um circuito combinacional a esse sincronismo é de

• A. 1 ns.
• B. 5 ns.
• C. 10 ns.
• D. 50 ns.
• E. 100 ns.

Gabarito: C